亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

min-max

  • 1. 設計要求: 1.彩色界面

    1. 設計要求: 1.彩色界面,界面清晰美觀,色彩協調。 2.使用DOS系統的0AH號子功能接受用戶鍵入的字符串。 3.建議按下圖設計用戶界面,顏色自選。 注:雙線框由若干CRT顯示符組成,相應的CRT顯示符(十進制數)已經標注在右圖中。1. 設計要求: 1. 轉化內容選擇下列一項:二進制數→十六進制數顯示,二進制數→十進制數顯示,十進制數→二進制數顯示,十進制數→十六進制數顯示,十六進制數→二進制數顯示。 2. 給出適當的文字提示 3. 程序要求保護措施,對于非法鍵入不受理,但回顯,顯示錯誤信息。 4.具體顯示格式,例如:0111100010011010=789AH1. 設計要求: 1.統計并且顯示負數的個數。 2.找出真值最大的數,并以十六進制的形式,顯示在屏幕上,顯示格式為:MAX= H 3.數據自己在數據段進行定義,個數至少為8個。1. 設計要求: 1.動態畫一個實心圓球 2.位置在屏幕中央,變化情況是:逐漸“膨脹”的或者逐漸“收縮”的。

    標簽: 彩色

    上傳時間: 2014-01-08

    上傳用戶:Divine

  • 設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘

    設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘,并具有定時與鬧鐘功能,能在設定的時間發出鬧鈴音,能非常方便地對小時、分鐘和秒進行手動調節以校準時間,每逢整點,產生報時音報時。實驗平臺: 1. 一臺PC機; 2. MAX+PLUSII10.1。 Verilog HDL語言實現

    標簽: 計時 數字

    上傳時間: 2017-01-30

    上傳用戶:dreamboy36

  • 自己做的vhdl課程設計

    自己做的vhdl課程設計,交通燈:實現主干道倒計時,分別為30,20,5秒,分情況:當主干道有車時,紅黃綠交替,當只一個道路上有車時,那個道的交通燈變綠色,利用max+plus2做成,使用flex8000,epf8282alc84_4只用加一個38譯碼器模塊即可,使用別的板子也可以運行

    標簽: vhdl

    上傳時間: 2017-02-03

    上傳用戶:努力努力再努力

  • 設計一個具有特定功能的數字電子鐘。準確計時

    設計一個具有特定功能的數字電子鐘。準確計時,以數字形式顯示h、min、s 的時間。小時的計時要求為二十四進位,分和秒的計時要求為六十進位。 該電子鐘上電或按鍵復位后能自動顯示系統提示00-00-00,進入時鐘準備狀態;第一次按電子鐘功能鍵,電子鐘從0時0分0秒開始運行,進入時鐘運行狀態;再次按電子鐘功能鍵,則電子鐘進入時鐘調整狀態,此時可利用各調整鍵調整時間,調整結束后可按功能鍵再次進入時鐘運行狀態。

    標簽: 數字電子鐘 計時

    上傳時間: 2017-02-04

    上傳用戶:1966640071

  • c++語言程序設計超級簡單了解

    c++語言程序設計超級簡單了解,你會驚喜地發現你可以后人乘涼:max是C++標準庫的一部分。

    標簽: 語言程序設計 超級

    上傳時間: 2013-12-15

    上傳用戶:啊颯颯大師的

  • Instead of finding the longest common subsequence, let us try to determine the length of the LCS.

    Instead of finding the longest common subsequence, let us try to determine the length of the LCS. 􀂄 Then tracking back to find the LCS. 􀂄 Consider a1a2…am and b1b2…bn. 􀂄 Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. 􀂄 Case 2: am≠bn. Wehave to find the LCS of a1a2…am-1 and b1b2…bn, and a1a2…am and b b b b1b2…bn-1 Let A = a1 a2 … am and B = b1 b2 … bn 􀂄 Let Li j denote the length of the longest i,g g common subsequence of a1 a2 … ai and b1 b2 … bj. 􀂄 Li,j = Li-1,j-1 + 1 if ai=bj max{ L L } a≠b i-1,j, i,j-1 if ai≠j L0,0 = L0,j = Li,0 = 0 for 1≤i≤m, 1≤j≤n.

    標簽: the subsequence determine Instead

    上傳時間: 2013-12-17

    上傳用戶:evil

  • 4位電子智能密碼鎖

    4位電子智能密碼鎖,基于VHDL語言設計,MAX+PLUSⅡ環境下實現

    標簽: 電子 密碼鎖

    上傳時間: 2013-11-30

    上傳用戶:athjac

  • Verilog HDL的程式

    Verilog HDL的程式,上網找到SPI程式, vspi.v這程式相當好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進行模擬,而最外層的程式是test_createspi.v!

    標簽: Verilog HDL 程式

    上傳時間: 2017-03-06

    上傳用戶:onewq

  • Verilog是廣泛應用的硬件描述語言

    Verilog是廣泛應用的硬件描述語言,可以用在硬件設計流程的建模、綜合和模擬等多個階段。隨著硬件設計規模的不斷擴大,應用硬件描述語言進行描述的CPLD結構,成為設計專用集成電路和其他集成電路的主流。通過應用Verilog HDL對多功能電子鐘的設計,達到對Verilog HDL的理解,同時對CPLD器件進行簡要了解。 本文的研究內容包括: 對Altera公司Flex 10K系列的EPF10K 10簡要介紹,Altera公司軟件Max+plusⅡ簡要介紹和應用Verilog HDL對多功能電子鐘進行設計。

    標簽: Verilog 硬件描述語言

    上傳時間: 2017-03-06

    上傳用戶:epson850

  • 8位全加器的VHDL描述

    8位全加器的VHDL描述,可用MAX+plusⅡ運行測試

    標簽: VHDL 8位 全加器

    上傳時間: 2014-01-16

    上傳用戶:erkuizhang

主站蜘蛛池模板: 闽侯县| 鄂伦春自治旗| 浦江县| 荔浦县| 眉山市| 镇安县| 平和县| 舞钢市| 康乐县| 满洲里市| 虎林市| 湖南省| 枞阳县| 新余市| 双柏县| 沐川县| 塔河县| 华坪县| 贺兰县| 中江县| 开原市| 额尔古纳市| 鞍山市| 雷州市| 安义县| 宁乡县| 韶关市| 民乐县| 永清县| 平和县| 湖口县| 唐海县| 阿巴嘎旗| 察隅县| 甘泉县| 田阳县| 武乡县| 桦甸市| 成武县| 桦甸市| 南昌市|