<ul id="iaggy"></ul> <del id="iaggy"></del> <ul id="iaggy"></ul> mips指令速查手冊，每條指令都有簡短的說明，版面而已很合理，非常非常方便
上傳時間： 2013-12-24
上傳用戶：cursor
單周期cpu 設計的mips指令，方便代碼設計
上傳時間： 2016-07-11
上傳用戶：jhjjh
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進技術(shù)，填補我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結(jié)束無“芯”的歷史，并向設計出更高性能處理器的目標邁進?！ “苿?chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設計過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行?！ ”疚牡氖紫冉榻B了MIPS微處理器的特點，通過對mips指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結(jié)束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內(nèi)容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進行了在線調(diào)試，修正其錯誤。 經(jīng)過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng)，達到了預計的設計要求?！ ?/p>
上傳時間： 2013-07-07
上傳用戶：標點符號
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開發(fā)設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業(yè)開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應用前景。 該論文在研究了大量國內(nèi)外技術(shù)文獻的基礎上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細分析了該設計采用的指令集——mips指令集的內(nèi)在結(jié)構(gòu)。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進行驗證，證明了所設計的32位RISC處理器能準確的執(zhí)行所選用的mips指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環(huán)境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結(jié)合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內(nèi)部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設計方法，使得設計可以根據(jù)實際的需求適當?shù)脑鰷p相應的部件，以達到需求與性能的統(tǒng)一。這兩個方法都有效地解決了設計中出現(xiàn)的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
Nachos是個教學用的小型操作系統(tǒng)，比較適合分析，使用mips指令集
標簽： Nachos 操作系統(tǒng)
上傳時間： 2016-04-16
上傳用戶：caiiicc
Python語言寫的匯編編譯器，可將mips指令轉(zhuǎn)化為機器語言。
上傳時間： 2016-04-24
上傳用戶：Yukiseop
這是一個用java編的windlx模擬器，支持mips指令
上傳時間： 2016-12-03
上傳用戶：獨孤求源
龍芯2E處理器用戶手冊 中國科學院計算技術(shù)研究所 意法半導體公司 2006年 9 月 龍芯2E處理器是一款實現(xiàn)64位MIPS III 指令集的通用RISC處理器。龍芯2E的指 令流水線每個時鐘周期取四條指令進行譯碼，并且動態(tài)地發(fā)射到五個全流水的功能部件 中。雖然指令在保證依賴關(guān)系的前提下進行亂序執(zhí)行，但是指令的提交還是按照程序原 來的順序，以保證精確中斷和訪存順序執(zhí)行。
上傳時間： 2015-08-18
上傳用戶：saharawalker
MIPS 匯編指令基礎，有例子詳細說明MIPS的匯編語法
上傳時間： 2013-12-26
上傳用戶：qweqweqwe
MIPS 32 處理器 匯編指令 速查手冊
上傳時間： 2016-08-04
上傳用戶：鳳臨西北
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
