mips指令速查手冊(cè)，每條指令都有簡(jiǎn)短的說明，版面而已很合理，非常非常方便
上傳時(shí)間： 2013-12-24
上傳用戶：cursor
單周期cpu 設(shè)計(jì)的mips指令，方便代碼設(shè)計(jì)
上傳時(shí)間： 2016-07-11
上傳用戶：jhjjh
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。 與國(guó)際先進(jìn)技術(shù)相比，我國(guó)在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù)，填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的，我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級(jí)流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點(diǎn)，通過對(duì)mips指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們?cè)赩EGA驗(yàn)證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。 經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：標(biāo)點(diǎn)符號(hào)
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開發(fā)設(shè)計(jì)開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個(gè)行業(yè)開始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應(yīng)用前景。 該論文在研究了大量國(guó)內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細(xì)分析了該設(shè)計(jì)采用的指令集——mips指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個(gè)32位RISC軟核處理器，這個(gè)軟核處理器采用五級(jí)流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進(jìn)行驗(yàn)證，證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的mips指令集，運(yùn)行速度能達(dá)到30MHz，功能良好。 通過對(duì)所設(shè)計(jì)對(duì)象特點(diǎn)及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上，該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程，大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過程中還提出了兩個(gè)有效的設(shè)計(jì)思路：第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來設(shè)計(jì)，減少了傳輸延時(shí)，提高了運(yùn)行速度，并大大減少了對(duì)FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法，使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件，以達(dá)到需求與性能的統(tǒng)一。這兩個(gè)方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問題，提高了處理器的性能。
上傳時(shí)間： 2013-07-21
上傳用戶：caozhizhi
Nachos是個(gè)教學(xué)用的小型操作系統(tǒng)，比較適合分析，使用mips指令集
標(biāo)簽： Nachos 操作系統(tǒng)
上傳時(shí)間： 2016-04-16
上傳用戶：caiiicc
Python語言寫的匯編編譯器，可將mips指令轉(zhuǎn)化為機(jī)器語言。
上傳時(shí)間： 2016-04-24
上傳用戶：Yukiseop
這是一個(gè)用java編的windlx模擬器，支持mips指令
上傳時(shí)間： 2016-12-03
上傳用戶：獨(dú)孤求源
龍芯2E處理器用戶手冊(cè) 中國(guó)科學(xué)院計(jì)算技術(shù)研究所 意法半導(dǎo)體公司 2006年 9 月 龍芯2E處理器是一款實(shí)現(xiàn)64位MIPS III 指令集的通用RISC處理器。龍芯2E的指 令流水線每個(gè)時(shí)鐘周期取四條指令進(jìn)行譯碼，并且動(dòng)態(tài)地發(fā)射到五個(gè)全流水的功能部件 中。雖然指令在保證依賴關(guān)系的前提下進(jìn)行亂序執(zhí)行，但是指令的提交還是按照程序原 來的順序，以保證精確中斷和訪存順序執(zhí)行。
上傳時(shí)間： 2015-08-18
上傳用戶：saharawalker
MIPS 匯編指令基礎(chǔ)，有例子詳細(xì)說明MIPS的匯編語法
上傳時(shí)間： 2013-12-26
上傳用戶：qweqweqwe
MIPS 32 處理器 匯編指令 速查手冊(cè)
上傳時(shí)間： 2016-08-04
上傳用戶：鳳臨西北
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
