dds在dspbuilder下產(chǎn)生VHDL源碼及其測(cè)試激勵(lì)文件的matlab模型,在modelsim下仿真通過
標(biāo)簽： dspbuilder modelsim matlab VHDL
上傳時(shí)間： 2014-01-22
上傳用戶：bcjtao
m序列在dspbuilder下產(chǎn)生VHDL源碼及其測(cè)試激勵(lì)文件的matlab模型,在modelsim下仿真通過
上傳時(shí)間： 2015-06-27
上傳用戶：zhuoying119
正弦波在dspbuilder下產(chǎn)生VHDL源碼及其測(cè)試激勵(lì)文件的matlab模型,在modelsim下仿真通過
上傳時(shí)間： 2013-12-03
上傳用戶：cuiyashuo
西北工業(yè)大學(xué)altera競(jìng)賽培訓(xùn)資料，內(nèi)容包括整個(gè)altera niosii 的軟硬件開發(fā)流程和詳細(xì)實(shí)例，是學(xué)習(xí)sopc不可多的好資料
標(biāo)簽： altera 工業(yè) 大學(xué) 培訓(xùn)資料
上傳時(shí)間： 2013-12-29
上傳用戶：集美慧
15個(gè)Altera的IP的源碼，嵌入式開發(fā)必備
標(biāo)簽： Altera 源碼
上傳時(shí)間： 2013-12-21
上傳用戶：youmo81
8237可編程DMA控制器altera提供，，開發(fā)必備
標(biāo)簽： altera 8237 DMA 可編程
上傳時(shí)間： 2013-12-20
上傳用戶：wmwai1314
介紹如何在altera的niosii可編程系統(tǒng)上移植uclinux的詳細(xì)pdf中文文檔
標(biāo)簽： uclinux altera niosii
上傳用戶：wendy15
altera fpga bbi cable
標(biāo)簽： altera cable fpga bbi
上傳時(shí)間： 2015-07-03
上傳用戶：84425894
altera byteblasterII sch
標(biāo)簽： byteblasterII altera sch
上傳時(shí)間： 2014-07-29
上傳用戶：alan-ee
altera fpga noisII52001
標(biāo)簽： altera noisII 52001 fpga
上傳時(shí)間： 2014-12-07
上傳用戶：zjf3110
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
