VERILOG HDL 實際工控項目源碼 開發(fā)工具 altera quartus2
標(biāo)簽： quartus2 VERILOG altera HDL
上傳時間： 2013-12-29
上傳用戶：banyou
ALtera FPGA CYCLONE系列的功耗計算工具，相信大家會用的著．
標(biāo)簽： CYCLONE ALtera FPGA 功耗
上傳時間： 2014-01-09
上傳用戶：lht618
本書主要介紹Altera公司的軟核CPU——nios和采用該CPU進(jìn)行嵌入式系統(tǒng)設(shè)計的流程與方法。并以此為著眼點，介紹Altera的片上可編程系統(tǒng)SOPC的設(shè)計原理與實踐技術(shù)，引領(lǐng)讀者在低投入的情況下，較快地進(jìn)入片上系統(tǒng)soc的殿堂。
標(biāo)簽： CPU Altera nios 軟核
上傳時間： 2013-12-13
上傳用戶：haoxiyizhong
本書以Altera公司開發(fā)的NIOS嵌入式處理器軟核為例，介紹了嵌入式處理器的組成原理和開發(fā)應(yīng)用。介紹NIOS系統(tǒng)設(shè)計和c程序編程與調(diào)試。
標(biāo)簽： Altera NIOS 嵌入式處理器 軟核
上傳時間： 2015-07-17
上傳用戶：yph853211
講述以ALTERA公司的FPGA為核心，基干SOPC技術(shù)的嵌入式攢像機(jī)的設(shè)計
標(biāo)簽： ALTERA FPGA 核心
上傳用戶：zhuoying119
FFT算法的VHDL語言實現(xiàn) 可在Modelsim上運行和調(diào)試
標(biāo)簽： Modelsim VHDL FFT 算法
上傳時間： 2015-07-19
上傳用戶：黑漆漆
turbo jtag CPLD source code use altera EPM7128S
標(biāo)簽： altera source turbo 7128S
上傳時間： 2015-07-26
上傳用戶：685
modelsim設(shè)計的可調(diào)占空比的方波程式
標(biāo)簽： modelsim 方波 程式
上傳時間： 2014-08-27
上傳用戶：TRIFCT
記算功耗與ALTERA 的高端器件的設(shè)計驗證
標(biāo)簽： ALTERA 功耗 高端 器件
上傳時間： 2015-08-14
上傳用戶：thinode
altera公司的IP core，對于初學(xué)硬件描述語言，想要利用quartus軟件自帶的鎖相環(huán)電路庫函數(shù)實現(xiàn)自己想要的功能有些幫助
標(biāo)簽： altera core
上傳時間： 2015-08-15
上傳用戶：lxm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
