Altera公司提供的NIOS開發(fā)板原理圖，對利用NIOS實現(xiàn)SOC設計有參考價值
標簽： Altera NIOS 開發(fā)板原理圖
上傳時間： 2016-05-19
上傳用戶：dragonhaixm
在FPGA上實現(xiàn)序列機 用的是Altera公司的DE1板子
標簽： Altera FPGA DE1 序列
上傳用戶：趙云興
Altera公司推出的NIOS II處理器，非常有用，教程是初步教程
標簽： Altera NIOS 處理器
上傳時間： 2013-12-19
上傳用戶：it男一枚
FPGA設計全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim編譯Xilinx庫 第二章 調(diào)用Xilinx CORE-Generator 第三章 使用Synplify.Pro綜合HDL和內(nèi)核 第四章 綜合后的項目執(zhí)行 第五章 不同類型結(jié)構(gòu)的仿真
標簽： Modelsim Xilinx gt CORE-Generato
上傳時間： 2016-05-21
上傳用戶：15736969615
用modelsim仿真一個正弦波產(chǎn)生程序，VHDL的正弦波代碼
標簽： modelsim 仿真 正弦波產(chǎn)生 程序
上傳時間： 2016-05-22
上傳用戶：gundan
Altera原裝MAX_II開發(fā)板原理圖,是用protel繪制的
標簽： Altera MAX_II protel 開發(fā)板原理圖
上傳時間： 2013-12-24
上傳用戶：cursor
< ALTERA FPGA/CPLD 高級篇>>光盤資料中 體會“面積和速度的平衡與互換” 例程
標簽： ALTERA FPGA CPLD gt
上傳時間： 2016-05-25
上傳用戶：ukuk
《ALTERA FPGA/CPLD高級篇》高速DDR存儲器數(shù)據(jù)接口設計實例
標簽： ALTERA FPGA CPLD DDR
上傳時間： 2014-01-08
上傳用戶：zmy123
《ALTERA FPGACPLD高級篇》高速串行差分接口（HSDI）設計實例
標簽： FPGACPLD ALTERA HSDI 高速串行
上傳時間： 2014-12-08
上傳用戶：xjz632
《ALTERA FPGACPLD高級篇》LogicLock設計實例
標簽： LogicLock FPGACPLD ALTERA 設計實例
上傳時間： 2014-01-07
上傳用戶：zaizaibang
蟲蟲下載站版權所有 京ICP備2021023401號-1
