adder 4 + 4 bits, for use with a Altera, and 2 displays 7 segments
標(biāo)簽： displays segments Altera adder
上傳時(shí)間： 2017-09-20
上傳用戶：luke5347
verilog 加法器設(shè)計(jì) 在modelsim下方針。。。。。。。。。。。。。。。。。。。。。。
標(biāo)簽： modelsim verilog 加法器
上傳時(shí)間： 2013-12-29
上傳用戶：lunshaomo
modelsim使用入門（VHDL)，modelsim仿真testbench FPGA。
標(biāo)簽： modelsim使用入門（VHDL)
上傳時(shí)間： 2015-04-17
上傳用戶：朱林森1
可編程邏輯器件相關(guān)專輯 96冊(cè) 1.77GALTERA可編程邏輯器件及其應(yīng)用 317頁 7.3M.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
可編程邏輯器件相關(guān)專輯 96冊(cè) 1.77GAltera FPGA／CPLD設(shè)計(jì) 高級(jí)篇 335頁 23.6M.pdf
可編程邏輯器件相關(guān)專輯 96冊(cè) 1.77GAltera FPGA／CPLD設(shè)計(jì) 基礎(chǔ)篇 332頁 24.5M.pdf
ALTERA使用手冊(cè)
標(biāo)簽： FPGA
上傳時(shí)間： 2015-05-06
上傳用戶：Heidi_Y
這個(gè)是ALTERA公司推出的一款SOPC開發(fā)板的板子資料，資料中詳細(xì)描述了板子的使用方法，設(shè)計(jì)流程，以及器件布局，管腳設(shè)定等
標(biāo)簽： SOPC
上傳時(shí)間： 2015-05-24
上傳用戶：surie
Quartus II 與 ModelSim 安裝教程
標(biāo)簽： FPGA入門教程
上傳時(shí)間： 2015-12-17
上傳用戶：guodashen
Altera SoC體系結(jié)構(gòu)摘錄-Altera SoC 軟件開發(fā)工具流程
標(biāo)簽： 開發(fā)流程
上傳時(shí)間： 2016-01-22
上傳用戶：veslen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="weimc"></strike>
