亚洲麻豆av,在线日韩电影,蜜乳av一区

modelsim使用入門（VHDL)

詳細(xì)介紹modelsim的使用方法

詳細(xì)介紹modelsim的使用方法，詳細(xì)的介紹modelsim使用方法

標(biāo)簽： modelsim 詳細(xì)介紹

上傳時(shí)間： 2016-10-24

上傳用戶：sssl
介紹如何使用uvison2

介紹如何使用uvison2，非常好的工具入門資料

標(biāo)簽： uvison2 如何使用

上傳時(shí)間： 2014-08-26

上傳用戶：開懷常笑
modelsim仿真流程

modelsim仿真流程，附有兩個(gè)源碼（vhdl),做設(shè)計(jì)例子，按步驟操作并添加源碼，即可看到仿真波形輸出

標(biāo)簽： modelsim 仿真流程

上傳時(shí)間： 2017-02-25

上傳用戶：llandlu
ADS1256驅(qū)動程序（VHDL）

本源碼是使用VHDL語言編寫的ADS1256驅(qū)動程序，ADS1256是24位AD芯片，精度很高，采用SPI通信方式。經(jīng)過測試，完全可用。測試時(shí)，需要 ADS1256 芯片 FPGA開發(fā)板，主頻40MHz。

標(biāo)簽： ads1256 vhdl SPI

上傳時(shí)間： 2021-11-09

上傳用戶：
使用quartus開發(fā)通過VHDL語言實(shí)現(xiàn)的LPC時(shí)序

使用quartus開發(fā)。該程序通過VHDL語言實(shí)現(xiàn)了LPC時(shí)序。

標(biāo)簽： quartus vhdl

上傳時(shí)間： 2022-04-23

上傳用戶：jiabin
（網(wǎng)盤）vivado 41講入門與提高視頻教程

第41講 Tcl在Vivado中的應(yīng)用（7）：非工程模式下的設(shè)計(jì)流程管理第40講 Tcl在Vivado中的應(yīng)用（6）：工程模式下的設(shè)計(jì)流程管理第39講 Tcl在Vivado中的應(yīng)用（5）：使用Xilinx Tcl Store第38講 Tcl在Vivado中的應(yīng)用（4）：嵌入自定義Tcl命令第37講 Tcl在Vivado中的應(yīng)用（3）：使用Hook Script第36講 Tcl在Vivado中的應(yīng)用（2）：定制報(bào)告第35講 Tcl在Vivado中的應(yīng)用（1）：編輯網(wǎng)表第34講利用Vivado IP Integrator進(jìn)行設(shè)計(jì)開發(fā)第33講功耗估計(jì)和優(yōu)化第32講 UltraFast設(shè)計(jì)方法學(xué)（11）：時(shí)序收斂之10個(gè)時(shí)序收斂技巧第31講 UltraFast設(shè)計(jì)方法學(xué)（10）：時(shí)序收斂之時(shí)序約束基本準(zhǔn)則第30講 UltraFast設(shè)計(jì)方法學(xué)（9）：理解實(shí)現(xiàn)策略第29講 UltraFast設(shè)計(jì)方法學(xué)（8）：在Vivado中使用設(shè)計(jì)規(guī)則檢查第28講 UltraFast設(shè)計(jì)方法學(xué)（7）：如何管理IP約束第27講 UltraFast設(shè)計(jì)方法學(xué)（6）：定義時(shí)鐘分組第26講 UltraFast設(shè)計(jì)方法學(xué)（5）：時(shí)序約束第25講 UltraFast設(shè)計(jì)方法學(xué)（4）：RTL代碼風(fēng)格（2）第24講 UltraFast設(shè)計(jì)方法學(xué)（3）：RTL代碼風(fēng)格（1）第23講 UltraFast設(shè)計(jì)方法學(xué)（2）：時(shí)鐘第22講 UltraFast設(shè)計(jì)方法學(xué)（1）：初識UltraFast第21講綜合后的設(shè)計(jì)分析（2）：時(shí)序分析第20講綜合后的設(shè)計(jì)分析（1）：資源與扇出分析第19講約束的優(yōu)先級第18講設(shè)置偽路徑第17講設(shè)置多周期路徑約束第16講虛擬時(shí)鐘第15講設(shè)置輸出延時(shí)約束第14講設(shè)置輸入延時(shí)約束第13講創(chuàng)建基本時(shí)鐘周期約束第12講時(shí)序分析中的基本概念和術(shù)語第11講與Vivado設(shè)計(jì)流程相關(guān)的一些技巧第10講輸入/輸出和時(shí)鐘規(guī)劃第9講編程與調(diào)試第8講 Vivado里最常用的5個(gè)Tcl命令第7講增量實(shí)現(xiàn)第6講實(shí)現(xiàn)第5講綜合的基本設(shè)置和綜合屬性第4講基于ModelSim的邏輯仿真（DEMO工程文件與第三講一致！）第3講基于XSim的邏輯仿真第2講用三個(gè)DEMO講解如何在設(shè)計(jì)中使用IP

標(biāo)簽： vivado

上傳時(shí)間： 2022-06-13

上傳用戶：jason_vip1
RS（255，223）譯碼器的FPGA實(shí)現(xiàn)及其性能測試

　　本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計(jì)算中采用一種新改進(jìn)的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計(jì)算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時(shí)和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實(shí)現(xiàn)了流水線處理的RS(255,223)譯碼器。　　本課題實(shí)現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平，對我國以后航天項(xiàng)目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)有著很大的意義。　

標(biāo)簽： FPGA 255 223 譯碼器

上傳時(shí)間： 2013-06-29

上傳用戶：gokk
基于FPGA的PCI接口的設(shè)計(jì)

PCI（Peripheral Component Interconnect）局部總線是微型計(jì)算機(jī)中處理器、存儲器與外圍控制部件、擴(kuò)展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點(diǎn)，在各種計(jì)算機(jī)總線標(biāo)準(zhǔn)占有重要地位，基于PCI標(biāo)準(zhǔn)的接口設(shè)計(jì)已經(jīng)成為相關(guān)項(xiàng)目開發(fā)中的一個(gè)重要的選擇。　　目前，現(xiàn)場可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應(yīng)用。由于其具有規(guī)模大，開發(fā)過程投資小，可反復(fù)編程，且支持軟硬件協(xié)同設(shè)計(jì)等特點(diǎn)，因此已逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的首選。　　 PCI接口的開發(fā)有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實(shí)際需要的考慮，采用第二種方法進(jìn)行設(shè)計(jì)。　　本論文采用自上而下（Top-To-Down）和模塊化的設(shè)計(jì)方法，使用FPGA和硬件描述語言（VHDL和Verilog HDL）設(shè)計(jì)了一個(gè)PCI接口核，并通過自行設(shè)計(jì)的試驗(yàn)板對其進(jìn)行驗(yàn)證。為使設(shè)計(jì)準(zhǔn)確可靠，在具體模塊的設(shè)計(jì)中廣泛采用流水線技術(shù)和狀態(tài)機(jī)的方法。　　論文最終設(shè)計(jì)完成了一個(gè)33M32位的PCI主從接口，并把它作為以NIOSⅡ?yàn)楹诵牡腟OPC片內(nèi)外設(shè)，與通用計(jì)算機(jī)成功進(jìn)行了通訊。　　論文對PCI接口進(jìn)行了功能仿真，仿真結(jié)果和PCI協(xié)議的要求一致，表明本論文設(shè)計(jì)正確。把設(shè)計(jì)下載進(jìn)FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號實(shí)際波形，波形顯示PCI接口能夠滿足本設(shè)計(jì)中系統(tǒng)的需要。本文最后還給出試驗(yàn)板的具體設(shè)計(jì)步驟及驅(qū)動程序的安裝。

標(biāo)簽： FPGA PCI 接口的設(shè)計(jì)

上傳時(shí)間： 2013-07-28

上傳用戶：372825274
基于FPGA液晶控制器設(shè)計(jì)與實(shí)現(xiàn)（VHDL語言）

基于FPGA液晶控制器設(shè)計(jì)與實(shí)現(xiàn)，采用VHDL硬件描述語言。

標(biāo)簽： FPGA VHDL 液晶制器設(shè)計(jì)

上傳時(shí)間： 2013-08-29

上傳用戶：shen_dafa
VHDL實(shí)現(xiàn)：單片機(jī)與FPGA接口通信源文件

程序主要用硬件描述語言（VHDL）實(shí)現(xiàn)：\r\n單片機(jī)與FPGA接口通信的問題

標(biāo)簽： VHDL FPGA 單片機(jī) 接口通信

上傳時(shí)間： 2013-09-06

上傳用戶：ddddddos