語音編碼技術始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸的一個重要環節，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯合開發的，國際電信聯盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復雜度以便于實時實現。因其具有良好的合成語音質量、適中的復雜度、較低的時延等優點，G729A標準已被廣泛應用在VOIP網關、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數字信號處理領域的優勢，對G729A語音編碼中的線性預測(LP)濾波器系數提取的FPGA(現場可編程門陣列，Field Programmable Gate Array)實現進行了深入研究。論文首先對語音信號處理及其發展進行介紹，深入討論了G729A語音編解碼技術。第二，對Altera公司的Stratix系列可編程器件的內部結構進行了研究，分析了在QuartusII開發平臺上進行FPGA設計的流程。第三，基于FPGA，對G729A編碼系統的LP分析部分做了具體設計，其中包括自相關函數和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進行了詳細的分析。第四，針對系統所使用的除法運算都是商小于1的特點，設計并實現了一個系統專用的除法器模塊。最后，在Altera FPGA目標芯片EP1S30F780C7上，對LP分析系統進行了驗證，證明了方案的可行性。
上傳時間： 2013-04-24
上傳用戶：miaochun888
LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下，結合連續相位MSK調制，滿足歸一化信噪比SNR=2dB時，系統誤碼率低于10-4。根據課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現的一個障礙；論文針對實際系統的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環編碼器和二階準循環編碼器。 對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后，在FPGA中硬件實現了串行準循環編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。
上傳時間： 2013-08-02
上傳用戶：林魚2016
LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
隨著SOC技術、IP技術以及集成電路技術的發展，RISC軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上，總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數據通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證，證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統架構上采用了柔性化的設計方法，使得設計可以根據實際的需求適當的增減相應的部件，以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
Quartus2（6.0版）中文資料，由ALTERA公司提供
標簽： QUARTUS
上傳時間： 2013-04-24
上傳用戶：527098476
現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展，數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換(FFT)作為數字信號處理的核心技術之一，是離散傅里葉變換的運算時間縮短了幾個數量級。FFT已經成為現代信號處理的重要理論之一。 該文的目的就是研究如何應用FPGA實現FFT算法，研制具有自己知識產權的FFT信號處理器具有重要的理論意義和實用意義。 設計采用基4算法設計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結構設計了FFT的蝶型運算單元，將硬件不易于實現、運算緩慢的乘法單元轉換成硬件易于實現、運算快捷的加法單元。并根據基4算法的尋址特點設計了簡單快速的地址發生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部，使整個系統的數據交換和處理速度得以提高。 整個設計利用ALTERA公司提供的QUARTUSⅡ4.0開發軟件，采用先進的層次化設計思想，使用一片FPGA芯片完成了整個FFT處理器的電路設計。整體設計經過時序仿真和硬件仿真，運行速度達到100MHz以上。
上傳時間： 2013-07-01
上傳用戶：FFAN
1993年，Turbo碼的提出，以其接近Shannon極限的優異的性能在編碼界引起了轟動，并成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，Turbo碼已經應用到很多實際通信系統中。同時，如何實現Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼編譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-MAP譯碼算法，接著仔細分析了對系統性能影響的各個參數并逐一進行選擇，最后對各個選擇的系統進行仿真，對仿真的結果進行比較論證，確定滿足系統性能要求的各個參數。 論文在系統仿真分析論證的基礎之上，進行了Turbo碼編碼器的設計實現和硬件測試，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現和硬件測試。最后完成整個通信系統的搭建和調試。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了時序功能驗證和FPGA定點仿真測試。
上傳時間： 2013-05-30
上傳用戶：www240697738
隨著集成電路頻率的提高和多核時代的到來，傳統的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網絡論壇)論壇提出的甚短距離光互連協議，主要面向主干網，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協議具有非常重要的研究意義。 本論文將協議功能分為數據鏈路層和物理層來設計，鏈路層功能包括了協議原語設計，數據幀格式和數據傳輸流程設計，流量控制機制設計，協議通道初始化設計，錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計；物理層功能包含了數據的串化和解串功能，多通道情況下的綁定功能，數據編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現場可編程門陣列)技術實現了定制協議的單通道模式。重點是數據鏈路層的實現，物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現。實現的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發環境)開發流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現的協議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質量良好，表明對物理層IP的定制是成功的。
上傳時間： 2013-06-28
上傳用戶：guh000
擴頻通信具有較強的抗干擾、抗偵查和抗衰落能力,可以實現碼分多址,目前廣泛應用于通信抗干擾、衛星通信、導航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術的飛速發展,數字接收機和軟件無線電也已經是現代通信研究的一個熱點。 本文正是順應這種發展趨勢,在某工程項目的通信分系統中建立CDMA直接序列擴頻通信系統。 本文作者承擔了多點無線擴頻通信系統的研究,建立了一個完整的仿真系統。提出了適合于本系統的實現算法,同時還建立了基于軟件無線電平臺的系統的全FPGA設計和實現,包括各個模塊的測試和整個系統的聯合測試。 文章的主要內容如下： 1.簡述了擴頻通信及軟件無線電的發展及現狀。 2. 對直擴系統的基本原理和系統中采用的相關關鍵技術進行了闡述。相關關鍵技術包括擴頻碼的研究和選取,擴頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應門限的研究。 3.詳細討論了該多點無線通信系統的設計與實現,提出了適合于本系統的算法。首先闡述了系統的總體設計方案和設計參數,接著分為物理層和鏈路層詳細闡述了各個模塊的設計與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結果圖。仿真結果證明算法的正確性,仿真性能也能滿足系統設計的要求。 4.介紹了該多點無線通信系統的硬件平臺與系統調試。首先介紹了系統的硬件平臺和硬件框圖,介紹了系統的相關器件及其配置,接著介紹了FPGA的開發流程、開發工具、設計原則及遇到的相關問題,最后介紹了系統的設計驗證與性能分析,給出了系統的調試方案和調試結果。 本文所討論的多點無線通信系統已經在某工程項目的通信分系統中實現。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實用價值。
上傳時間： 2013-04-24
上傳用戶：wzr0701
本論文介紹了毫米波通信系統中常用的上變頻方案和調制方式，比較了它們的性能和特點，最終在發射系統中選擇了DQPSK調制方式。提出了一種利用數字上變頻技術進行基帶信號的數字域上變頻調制的方法。系統設計采用了現場可編程邏輯器件FPGA和通用正交上變頻器AD9857相結合的方案。 本設計硬件平臺以AD公司的AD9857為核心，在數字域完成了基帶數字信號內插濾波、正交調制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數字信號的處理，并實現了對AD9857的控制。軟件部分，應用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數字信號處理模塊(串并轉換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設計，并進行了仿真，仿真結果達到了設計要求。整個系統實現了在70MHz中頻載波上的DQPSK調制。系統具有結構簡單，控制靈活，頻率分辨率高，頻率變化速率高等優點。
上傳時間： 2013-07-18
上傳用戶：qoovoop
