16位的移位寄存器，加上testbench,可以在modelsim里面運行~
標簽： 移位寄存器
上傳時間： 2015-07-18
上傳用戶：璇珠官人
本原碼是基于Verilog HDL語言編寫的，實現了SPI接口設計，可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用modelsim SE 6仿真成功.
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-08-04
上傳用戶：mikesering
在利用FPGA實現數字信號處理方面，分布式算法發揮著關鍵作用，與傳統的乘積-積結構相比，具有并行處理的高效性特點。詳細研究了基于FPGA、采用分布式算法實現FIR數字濾波器的原理和方法，并通過Xilinx ISE在modelsim下進行了仿真。
標簽： FPGA 數字信號處理 方面
上傳時間： 2015-08-14
上傳用戶：wsf950131
8位的a/d行為模型，可以應用于modelsim等環境下的仿真，不可綜合。
標簽： 8位 行為模型
上傳時間： 2014-01-06
上傳用戶：invtnewer
靜態隨機讀取存儲器行為模型，可以應用于modelsim環境的仿真。
標簽： 隨機 讀取 存儲器 行為模型
上傳時間： 2013-12-25
上傳用戶：woshini123456
本代碼介紹了使用VHDL開發FPGA的一般流程，最終采用了一種基于FPGA的數字頻率的實現方法。該設計采用硬件描述語言VHDL，在軟件開發平臺ISE上完成，可以在較高速時鐘頻率（100MHz）下正常工作。該設計的頻率計能準確的測量頻率在1Hz到100MHz之間的信號。使用modelsim仿真軟件對VHDL程序做了仿真，并完成了綜合布局布線，最終下載到芯片Spartan-II上取得良好測試效果。
標簽： VHDL FPGA 代碼 流程
上傳時間： 2014-01-12
上傳用戶：hj_18
用VHDL寫的運動計時表程序，用modelsim仿真已經通過，帖出來與大家分享。
標簽： VHDL 計時 程序
上傳時間： 2014-01-25
上傳用戶：banyou
riscMCU的VHDL實現，內附有modelsim仿真testbench和文檔說明
標簽： riscMCU VHDL
上傳時間： 2014-12-02
上傳用戶：daoxiang126
非常優秀的國外VHDL設計教程，可進行modelsim模擬等操作
標簽： VHDL 設計教程
上傳時間： 2015-11-19
上傳用戶：maizezhen
11 階FIR 數字濾波器,verolog描述，通過modelsim 6.0 仿真，Quartue綜合
標簽： verolog FIR 11 數字濾波器
上傳時間： 2015-11-20
上傳用戶：邶刖
蟲蟲下載站版權所有 京ICP備2021023401號-1
