以雙音多頻信號為例，通過運用快速傅里葉變換和Hanning窗等數(shù)學方法，分析了信號頻率，電平和相位之間的關(guān)系，推導出了計算非整周期正弦波形信噪比的算法，解決了數(shù)字信號處理中非整周期正弦波形信噪比計算精度低下的問題。以C編程語言進行實驗，證明了算法的正確性和可重用性，并可極大的提高工作效率。
上傳時間： 2014-01-18
上傳用戶：laomv123
基于STM32、STM8處理器，設計完成了萬能試驗機的多個功能模塊。為了提高小信號的采集精度與速度，用多處理器設計了一種混合式的鎖相放大器，并運用數(shù)字處理進行進一步處理，具有很高的性價比。在位移信號采集中，運用STM8S實現(xiàn)了低成本的設計。實驗表明，本系統(tǒng)在速度與精度上滿足萬能試驗機要求，總體性價比高。
標簽： 鎖相放大器 試驗機 采集系統(tǒng)
上傳時間： 2013-12-26
上傳用戶：lili123
利用Multisim 10仿真軟件對共射極放大電路進行了計算機輔助設計和仿真。運用直流工作點對靜態(tài)工作點進行了分析和設定；利用波特圖示儀分析了電路的頻率特性；對電壓增益、輸入電阻和輸出電阻進行了仿真測試，測試結(jié)果和理論計算值基本一致。研究表明，Multisim 10仿真軟件具有強大的設計和仿真分析功能，可以縮短設計周期，保障操作安全，方便調(diào)試、節(jié)省成本和提高設計質(zhì)量等。
上傳時間： 2014-12-23
上傳用戶：dianxin61
現(xiàn)代信息處理應用中，對模數(shù)轉(zhuǎn)換器的速度、精度、功耗和動態(tài)性能等關(guān)鍵性能指標不斷提出更高的要求。針對模數(shù)轉(zhuǎn)換的實際應用，提出并設計了一種基于TI公司生產(chǎn)的雙通道14 位 250MSPS 低功耗A / D轉(zhuǎn)換器 ADS4249的RGB視頻編碼器電路設計。這款A / D轉(zhuǎn)換器的技術(shù)創(chuàng)新點在于其完美的實現(xiàn)高動態(tài)性能的同時又能擁有1.8 V超低功耗。這一特性使得ADS4249非常適合多載波，寬帶通信的信號處理應用。
上傳時間： 2013-10-28
上傳用戶：kiklkook
基于遺傳算法的組合邏輯電路的自動設計，依據(jù)給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現(xiàn)的方法在速度上往往受到本質(zhì)是串行計算的計算機制約，因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設計了遺傳算法的各個模塊，實現(xiàn)了基于FPGA的遺傳算法。
上傳時間： 2014-01-08
上傳用戶：909000580
以某高速實時頻譜儀為應用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設計要點，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設計、系統(tǒng)采樣時鐘設計、模數(shù)混合信號完整性設計、電磁兼容性設計和基于總線和接口標準（PCI Express）的數(shù)據(jù)傳輸和處理軟件設計。在實現(xiàn)了系統(tǒng)硬件的基礎上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時鐘的性能，實測表明整體指標達到設計要求。給出上位機對采集數(shù)據(jù)進行處理的結(jié)果，表明系統(tǒng)實現(xiàn)了數(shù)據(jù)的實時采集存儲功能。
標簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2014-11-26
上傳用戶：黃蛋的蛋黃
故障樣本數(shù)據(jù)的獲取是模擬電路故障診斷中最基本的步驟。為了實現(xiàn)短時間內(nèi)多次進行故障注入、獲取大量樣本數(shù)據(jù)，提出了基于SLPS的樣本數(shù)據(jù)自動獲取技術(shù)。利用SLPS將PSpice與Matlab結(jié)合，采用Matlab編程，實現(xiàn)故障模擬電路仿真數(shù)據(jù)獲取的自動化。實際應用表明該方法操作簡便，自動化程度高。
上傳時間： 2013-10-23
上傳用戶：ZJX5201314
基于探索 RLC串聯(lián)電路諧振特性仿真實驗技術(shù)的目的，采用Multisim10仿真軟件對RLC串聯(lián)電路諧振特性進行了仿真實驗測試，給出了幾種Multisim仿真實驗方案，介紹了諧振頻率、上限頻率、下限頻率及品質(zhì)因數(shù)的測試和計算方法，討論了電阻大小對品質(zhì)因數(shù)的影響。結(jié)論是仿真實驗可直觀形象地描述RLC串聯(lián)電路的諧振特性，將電路的硬件實驗方式向多元化方式轉(zhuǎn)移，利于培養(yǎng)知識綜合、知識應用、知識遷移的能力，使電路分析更加靈活和直觀。
標簽： Multisim RLC 串聯(lián)電路 諧振
上傳時間： 2013-10-12
上傳用戶：Maple
由于CMOS器件靜電損傷90%是延遲失效，對整機應用的可靠性影響太大，因而有必要對CMOS器件進行抗靜電措施。本文描述了CMOS器件受靜電損傷的機理，從而對設計人員提出了幾種在線路設計中如何抗靜電，以保護CMOS器件不受損傷。
上傳時間： 2013-11-05
上傳用戶：yupw24
為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現(xiàn)，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結(jié)果選擇高位的進位為1或者進位為零的運算結(jié)果，節(jié)省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩(wěn)定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現(xiàn)。
標簽： 進位 加法器 硬件 電路實現(xiàn)
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
