基于cyclone系列FPGA的模擬幅度調(diào)制的VHDL代碼
標(biāo)簽： cyclone FPGA VHDL 模擬
上傳時間： 2013-08-12
上傳用戶：hongmo
利用actel公司的proasic3系列FPGA A3P030,VHDL編程,實現(xiàn)對LCD模塊1602C的顯示控制.已經(jīng)調(diào)試通過.已經(jīng)形成模版,可以進(jìn)一步使用開發(fā).
標(biāo)簽： proasic3 actel 1602C FPGA
上傳用戶：lwq11
目前市面上比較流行的can協(xié)議vhdl控制器，提供源碼參考設(shè)計，同仁可自行下載
標(biāo)簽： vhdl can 協(xié)議 控制器
上傳用戶：非洲之星
在FPGA上實現(xiàn)的出租車計價器VHDL源代碼\r\n能實現(xiàn)里程計價、誤時計價等功能
標(biāo)簽： FPGA VHDL 出租車計價器 源代碼
上傳時間： 2013-08-13
上傳用戶：18888888888
cpld與pc機(jī)通信的VHDL代碼，用于模擬cs232收發(fā)功能
標(biāo)簽： cpld VHDL 通信 代碼
上傳用戶：wab1981
CPLD VHDL CODE非常好的參考資料
標(biāo)簽： CPLD CODE VHDL 參考資料
上傳時間： 2013-08-14
上傳用戶：songkun
CPLD與8051的總線接口VHDL源碼
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳時間： 2013-08-15
上傳用戶：yuchunhai1990
VHDL數(shù)字電路設(shè)計的電子書，很好的學(xué)習(xí)材料
標(biāo)簽： VHDL 數(shù)字 電路設(shè)計 電子書
上傳用戶：dljwq
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設(shè)定開啟時間和關(guān)閉時間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標(biāo)簽： CPLD VHDL 核心 開發(fā)工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
VHDL有關(guān)源代碼，設(shè)計一般常用的器件\\r\\n
標(biāo)簽： VHDL 源代碼
上傳用戶：kernor
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
