以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核nios ii，構成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實現(xiàn)了可重構信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術，在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達到既簡化電路設計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
上傳時間： 2013-12-22
上傳用戶：forzalife
基于SOPC技術設計了一個綜合應用系統(tǒng)：實現(xiàn)了鍵值數(shù)據(jù)采集、顯示，并將采集到的數(shù)據(jù)通過串口送給上位機；也可以接收上位機送來的數(shù)據(jù)，控制點亮相應的二極管且將接收到的數(shù)據(jù)顯示在數(shù)碼管上。系統(tǒng)硬件由FPGA及外圍電路組成，采用了性能優(yōu)良的nios ii軟核處理器；軟件在Altera公司的軟件集成開發(fā)工具nios ii IDE下應用C語言編程。該系統(tǒng)工作可靠，在實際的應用設計中有一定的參考價值。
標簽： SOPC 數(shù)據(jù)采集 控制系統(tǒng)
上傳時間： 2013-12-17
上傳用戶：wangcehnglin
利用帶有I2C總線接口的日歷時鐘芯片DS1337，在nios ii嵌入式系統(tǒng)平臺上實現(xiàn)一個實時時鐘，并可在顯示器上顯示出預置的時分秒。硬件平臺為Altera的Cyclone II版nios ii開發(fā)環(huán)境
上傳時間： 2013-12-19
上傳用戶：獨孤求源
SD卡和AIC23數(shù)字音頻輸出實驗, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C，Quartus中將CS置低（器件地址0011010）。 2、數(shù)字音頻接口使用了組件FreeDev_aic23,有三種測試和應用 模式，中斷結合DMA方式能在nios ii中采集和發(fā)送數(shù)據(jù)。中斷信號 產(chǎn)生于模塊中FIFO緩沖區(qū)的半滿信號，讀取數(shù)據(jù)端口自動清除中斷 請求信號。 3、I2C IP 和FreeDev_aic23 IP分別在Quartus 工程目錄中 4、SD卡讀寫通過SD_DAT0、SD_CLK、SD_CMD三個PIO信號線用軟件 控制時序。 5、該范例讀SD卡數(shù)據(jù)，通過DMA將Buffer數(shù)據(jù)送到FreeDev_aic23的 FIFO中實現(xiàn)數(shù)據(jù)播放。 6、SD卡中的數(shù)據(jù)必須是以48K*16bit保存的采樣數(shù)據(jù)。數(shù)據(jù)可以通過SD讀卡器寫入。
上傳時間： 2013-12-09
上傳用戶：aix008
鼠標驅(qū)動范例，用C語言完成，可移植到（nios ii 開發(fā)環(huán)境）
上傳時間： 2014-01-15
上傳用戶：GavinNeko
VGA的IP核，可直接用于nios ii的應用里，在DE2板子直接使用
上傳時間： 2016-02-24
上傳用戶：yyq123456789
ISP1362的IP核，可直接用于nios ii的應用里，在DE2板子直接使用
上傳時間： 2013-12-24
上傳用戶：firstbyte
網(wǎng)絡是嵌入式應用的常備功能，在nios ii中集成了UCOS II和LWIP，分析網(wǎng)絡設備在nios ii中的來龍去脈對學習nios ii設備驅(qū)動程序有典型的意義
上傳時間： 2016-05-01
上傳用戶：teddysha
本設計實現(xiàn)了將數(shù)據(jù)燒寫到 flash中， 包括定制SOPC目標板，是學習nios ii的 很好的例子。
標簽： flash 設計實現(xiàn) 數(shù)據(jù) 燒寫
上傳時間： 2016-06-10
上傳用戶：songnanhua
SOPC實驗--自定義PWM組件:以帶一個Avalon Slave 接口的PWM 組件為例，說明如何自定義組件。，一個Avalon Slave 接口可以有clk、chipselect、address、read、readdata、write 及writedata 等信號，但這些信號都不是必需的。 一、功能 我們要實現(xiàn)的PWM 組件具有以下功能： 1． PWM 的周期可改，用period 寄存器存儲； 2． PWM 的占空比可改，用duty 寄存器存儲。 二、Avalon Slave 接口信號的設計 1．Clk：為PWM 提供時鐘； 2．Write：寫信號，可以通過Avalon Slave 總線將period 和duty 值從nios ii 應用程序 傳送到組件邏輯中。 3．Writedata：寫數(shù)據(jù)。通過此數(shù)據(jù)線傳送period 和duty 值。 4．Address：本例中有兩個寄存器，因此可用一根地址線表示。 5．全局信號。本例中PWM 的輸出用來驅(qū)動LED 燈顯示，這個信號不屬于Avalon 接 口信號。
上傳時間： 2013-12-28
上傳用戶：bibirnovis
