2006altera大賽－基于軟核nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺(tái)，將微處理器、總線、數(shù)字頻率合成器、存儲(chǔ)器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上，利用直接數(shù)字頻率合成技術(shù)、數(shù)字調(diào)制技術(shù)實(shí)現(xiàn)所要求波形的產(chǎn)生，用 FPGA 中的 ROM 儲(chǔ)存 DDS 所需的波形表，充分利用片上資源，提高了系統(tǒng)的精確度、穩(wěn)定性和抗干擾性能。使用新的數(shù)字信號(hào)處理（DSP）技術(shù)，通過在 nios 中軟件編程解決
不同的調(diào)制方式的實(shí)現(xiàn)和選擇。系統(tǒng)頻率實(shí)現(xiàn) 1Hz～20MHz 可調(diào)，步進(jìn)達(dá)到了1Hz；完成了調(diào)幅、調(diào)頻、二進(jìn)制 PSK、二進(jìn)制 ASK、二進(jìn)制 FSK 調(diào)制和掃頻輸出的功能。
標(biāo)簽：
nios
Cyclone
altera
ALTERA
上傳時(shí)間：
2015-09-02
上傳用戶：coeus
