【資源描述】:在VC709上跑pcie X8例程，RedHat Linux 。發(fā)現(xiàn)官方例程的驅(qū)動(dòng)有些地方不適應(yīng)于新版Linux了，做了一點(diǎn)修改，同時(shí)分享一下心得：首先pcie例程一定要固化，并且一定要在服務(wù)器上電之前給VC709上電，否則用lspci命令是看不到VC709被系統(tǒng)識(shí)別的！！！！
標(biāo)簽： xilinx pcie linux 驅(qū)動(dòng)
上傳時(shí)間： 2022-06-17
上傳用戶：
pcie 3.0標(biāo)準(zhǔn)，學(xué)習(xí)使用，工具書
標(biāo)簽： pcie
上傳時(shí)間： 2022-06-19
上傳用戶：默默
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的pcie數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測(cè) 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的pcie數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用pcie 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、pcie接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過FPGA配置pcie總 線，根據(jù)FPGA中pcie通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測(cè)試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測(cè)試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA pcie DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
PCI_Express_M.2_Specification_Rev1.1_TS_12092016_CB.pdf pcie技術(shù)標(biāo)準(zhǔn)資料
上傳時(shí)間： 2022-06-24
上傳用戶：canderile
fpga可重構(gòu)的pcie總線快速配置 fpga可重構(gòu)的pcie總線快速配置
上傳時(shí)間： 2022-06-26
上傳用戶：
pcie（PCI-Express）處理層協(xié)議中文詳解處理層協(xié)議（transaction Layer specification）◆TLP概況。◆尋址定位和路由導(dǎo)向。◆i/o，.memory，configuration，message request、completion 詳解。◆請(qǐng)求和響應(yīng)處理機(jī)制。◆virtual channel（ve）Mechanism虛擬通道機(jī)制。◆data integrity 數(shù)據(jù)完整性。一.TLP概況處理層（transaction Layer specification）是請(qǐng)求和響應(yīng)信息形成的基礎(chǔ)。包括四種地址空間，三種處理類型，從下圖可以看出在transaction Layer中形成的包的基本概括。一類是對(duì)io口和memory的讀寫包（TLPS:transaction Layers packages），另一類是對(duì)配置寄存器的讀寫設(shè)置包，還有一類是信息包，描述通信狀態(tài)，作為事件的信號(hào)告知用戶。對(duì)memory的讀寫包分為讀請(qǐng)求包和響應(yīng)包、寫請(qǐng)求包（不需要存儲(chǔ)器的響應(yīng)包）。而io類型的讀寫請(qǐng)求都需要返回I/O口的響應(yīng)包，
標(biāo)簽： pcie
上傳時(shí)間： 2022-06-30
上傳用戶：
RTL8192CE無線pcie接口wifi模塊
標(biāo)簽： rtl8192ce pcie接口 wifi 模塊
上傳時(shí)間： 2022-07-09
上傳用戶：d1997wayne
基于FPGA實(shí)現(xiàn)的pcie協(xié)議的DMA讀寫模塊
標(biāo)簽： fpga pcie協(xié)議 dma
上傳時(shí)間： 2022-07-09
上傳用戶：
最新的pcie 4.0 spec， 希望對(duì)從事pcie 相關(guān)工作的工程師有用。
標(biāo)簽： pcie 4.0
上傳時(shí)間： 2022-07-10
上傳用戶：jason_vip1
1.深入研究pcie和千兆以太網(wǎng)，了解pcie和千兆以太網(wǎng)的技術(shù)優(yōu)勢(shì)，具體分析PCle和千兆以太網(wǎng)的傳輸協(xié)議，詳細(xì)說明PCleTLP數(shù)據(jù)包格式和以太網(wǎng)標(biāo)2.完成pcie DMA數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端的驅(qū)動(dòng)和C應(yīng)用程序開發(fā)。FPGA端基于PCle IP Core完成了發(fā)送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設(shè)計(jì)。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸?shù)臅r(shí)序。PC端采用WinDriver進(jìn)行PCle的驅(qū)動(dòng)開發(fā)，并根據(jù)WinDriver提供的驅(qū)動(dòng)API函數(shù)完成C應(yīng)用程序的設(shè)計(jì)。3.完成千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端Winpcap應(yīng)用程序開發(fā)。FPGA端基于嵌入式三態(tài)以太網(wǎng)MACIPCore，設(shè)計(jì)了發(fā)送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸經(jīng)過Locallink接口和Client用戶接口上的傳輸時(shí)序。PC端采用Winpcap提供的網(wǎng)絡(luò)編程完成了C應(yīng)用程序的設(shè)計(jì)，實(shí)現(xiàn)了捕獲FPGA端發(fā)送的數(shù)據(jù)包以及發(fā)送原始數(shù)據(jù)包至FPGA端的功能。4.pcie DMA數(shù)據(jù)傳輸系統(tǒng)和千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)在Xilinx ML507開發(fā)板上進(jìn)行了性能測(cè)試。記錄FPGA與PC間進(jìn)行讀寫測(cè)試的結(jié)果，驗(yàn)證這兩個(gè)系統(tǒng)的可用性和穩(wěn)定性，最后分析了影響系統(tǒng)傳輸速率的原因以及系統(tǒng)目前仍存在的不足。
標(biāo)簽： fpga pc pcie 以太網(wǎng) 通信
上傳時(shí)間： 2022-07-11
上傳用戶：xsr1983
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
