近年來(lái),以電池作為電源的微電子產(chǎn)品得到廣泛使用,因而迫切要求采用低電源電壓的模擬電路來(lái)降低功耗。目前低電壓、低功耗的模擬電路設(shè)計(jì)技術(shù)正成為微電子行業(yè)研究的熱點(diǎn)之一。 在模擬集成電路中,運(yùn)算放大器是最基本的電路,所以設(shè)計(jì)低電壓、低功耗的運(yùn)算放大器非常必要。在實(shí)現(xiàn)低電壓、低功耗設(shè)計(jì)的過(guò)程中,必須考慮電路的主要性能指標(biāo)。由于電源電壓的降低會(huì)影響電路的性能,所以只實(shí)現(xiàn)低壓、低功耗的目標(biāo)而不實(shí)現(xiàn)優(yōu)良的性能(如高速)是不大妥當(dāng)?shù)摹?論文對(duì)國(guó)內(nèi)外的低電壓、低功耗模擬電路的設(shè)計(jì)方法做了廣泛的調(diào)查研究,分析了這些方法的工作原理和各自的優(yōu)缺點(diǎn),在吸收這些成果的基礎(chǔ)上設(shè)計(jì)了一個(gè)3.3 V低功耗、高速、軌對(duì)軌的CMOS/BiCMOS運(yùn)算放大器。在設(shè)計(jì)輸入級(jí)時(shí),選擇了兩級(jí)直接共源一共柵輸入級(jí)結(jié)構(gòu);為穩(wěn)定運(yùn)放輸出共模電壓,設(shè)計(jì)了共模負(fù)反饋電路,并進(jìn)行了共模回路補(bǔ)償;在偏置電路設(shè)計(jì)中,電流鏡負(fù)載并不采用傳統(tǒng)的標(biāo)準(zhǔn)共源-共柵結(jié)構(gòu),而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結(jié)構(gòu);為了提高效率,在設(shè)計(jì)時(shí)采用了推挽共源極放大器作為輸出級(jí),輸出電壓擺幅基本上達(dá)到了軌對(duì)軌;并采用帶有調(diào)零電阻的密勒補(bǔ)償技術(shù)對(duì)運(yùn)放進(jìn)行頻率補(bǔ)償。 采用標(biāo)準(zhǔn)的上華科技CSMC 0.6μpm CMOS工藝參數(shù),對(duì)整個(gè)運(yùn)放電路進(jìn)行了設(shè)計(jì),并通過(guò)了HSPICE軟件進(jìn)行了仿真。結(jié)果表明,當(dāng)接有5 pF負(fù)載電容和20 kΩ負(fù)載電阻時(shí),所設(shè)計(jì)的CMOS運(yùn)放的靜態(tài)功耗只有9.6 mW,時(shí)延為16.8ns,開環(huán)增益、單位增益帶寬和相位裕度分別達(dá)到82.78 dB,52.8 MHz和76°,而所設(shè)計(jì)的BiCMOS運(yùn)放的靜態(tài)功耗達(dá)到10.2 mW,時(shí)延為12.7 ns,開環(huán)增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°,各項(xiàng)技術(shù)指標(biāo)都達(dá)到了設(shè)計(jì)要求。
標(biāo)簽:
CMOSBiCMOS
低壓
低功耗
上傳時(shí)間:
2013-06-29
上傳用戶:saharawalker