隨著語(yǔ)音技術(shù)應(yīng)用的發(fā)展，語(yǔ)音信號(hào)數(shù)字處理的實(shí)時(shí)性要求越來(lái)越突出。這就要求在系統(tǒng)設(shè)計(jì)中，對(duì)系統(tǒng)的硬件環(huán)境要求更高。隨著語(yǔ)音處理算法的日益復(fù)雜，用普通處理器對(duì)語(yǔ)音信號(hào)進(jìn)行實(shí)時(shí)處理，已經(jīng)不能滿足需要。專用語(yǔ)音信號(hào)處理芯片能解決實(shí)時(shí)性的要求，同時(shí)對(duì)器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)語(yǔ)音信號(hào)的常用參數(shù)—LPC(線性預(yù)測(cè)編碼，Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音的離散數(shù)學(xué)模型和短時(shí)平穩(wěn)特性進(jìn)行了分析，深入討論了語(yǔ)音線性預(yù)測(cè)技術(shù)。第二，對(duì)解線性預(yù)測(cè)方程組的自相關(guān)法和協(xié)方差斜格法進(jìn)行了比較，提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設(shè)計(jì)方案。第三，對(duì)Altera公司的Cyclon系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在qUARTusⅡ開發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第四，對(duì)系統(tǒng)的各個(gè)功能模塊進(jìn)行了設(shè)計(jì)，所有算法通過(guò)Verilog硬件描述語(yǔ)言實(shí)現(xiàn)，并對(duì)其工作過(guò)程進(jìn)行了詳細(xì)的分析。最后，在Altera FPGA目標(biāo)芯片EP1C6Q240C8上，對(duì)LPC參數(shù)提取系統(tǒng)進(jìn)行了仿真驗(yàn)證。 系統(tǒng)具有靈活的輸入輸出接口，能方便地同其它語(yǔ)音處理模塊相連，構(gòu)成一個(gè)完整的語(yǔ)音處理專用芯片，可以應(yīng)用于語(yǔ)音編解碼、語(yǔ)音識(shí)別等系統(tǒng)。
標(biāo)簽： 語(yǔ)音信號(hào) 特征 參數(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：TI初學(xué)者
回波消除器廣泛應(yīng)用于公用電話交換網(wǎng)(PSTN)、移動(dòng)通信系統(tǒng)和視頻電話會(huì)議系統(tǒng)等多種語(yǔ)音通信領(lǐng)域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠(yuǎn)端語(yǔ)音信號(hào)通過(guò)混合線圈時(shí)產(chǎn)生一定泄漏，一部分信號(hào)又傳回遠(yuǎn)端，產(chǎn)生線路回波，回波的存在會(huì)嚴(yán)重影響語(yǔ)音通信質(zhì)量。本文主要針對(duì)線路回波進(jìn)行研究，設(shè)計(jì)并實(shí)現(xiàn)了滿足實(shí)用要求的基于FPGA平臺(tái)的回波消除器。 首先，對(duì)回波產(chǎn)生原理和目前幾種常用回波消除算法進(jìn)行了分析，在研究自適應(yīng)回波消除器的各個(gè)模塊，特別是深入分析各種自適應(yīng)濾波算法和雙講檢測(cè)算法，綜合考慮各種算法的運(yùn)算復(fù)雜度和性能的情況下，這里采用NLMS算法實(shí)現(xiàn)自適應(yīng)回波消除器。針對(duì)傳統(tǒng)雙講檢測(cè)算法在近端語(yǔ)音幅度較低情況下容易產(chǎn)生誤判的情況，給出一種基于子帶濾波器組的改進(jìn)雙講檢測(cè)算法。 本文首先使用C語(yǔ)言實(shí)現(xiàn)回波消除器的各個(gè)模塊，其中包括自適應(yīng)濾波器、遠(yuǎn)端檢測(cè)、雙講檢測(cè)、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過(guò)仿真測(cè)試，相關(guān)模塊算法能夠有效提高回波消除器性能。在此基礎(chǔ)上，本文使用硬件描述語(yǔ)言Veillog HDL，在qUARTusⅡ和ModelSim軟件平臺(tái)上實(shí)現(xiàn)各功能模塊，并通過(guò)模塊級(jí)和系統(tǒng)級(jí)功能仿真以及時(shí)序仿真驗(yàn)證，最終在現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺(tái)上實(shí)現(xiàn)回波消除系統(tǒng)。本文詳細(xì)闡述了基于FPGA的設(shè)計(jì)流程與設(shè)計(jì)方法，并描述了自適應(yīng)濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機(jī)的設(shè)計(jì)過(guò)程。 根據(jù)ITU-T G.168標(biāo)準(zhǔn)提出的測(cè)試要求，本文塒基于FPGA設(shè)計(jì)實(shí)現(xiàn)的自適應(yīng)回波消除系統(tǒng)進(jìn)行大量主客觀測(cè)試。經(jīng)過(guò)測(cè)試，各項(xiàng)性能指標(biāo)均達(dá)到或超過(guò)G.168標(biāo)準(zhǔn)的要求，具有良好的回波消除效果。
上傳時(shí)間： 2013-06-18
上傳用戶：qwe1234
本文針對(duì)目前國(guó)內(nèi)外基于FPGA實(shí)現(xiàn)模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術(shù)的發(fā)展，對(duì)模糊控制器的設(shè)計(jì)作了有益的探索，并達(dá)到了預(yù)期的實(shí)驗(yàn)效果。文章綜述了模糊控制理論的產(chǎn)生、發(fā)展、應(yīng)用現(xiàn)狀以及今后的發(fā)展方向；介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結(jié)構(gòu)；闡述了常規(guī)模糊控制器的設(shè)計(jì)過(guò)程。文章介紹了運(yùn)用 VHDL語(yǔ)言進(jìn)行模糊控制器的設(shè)計(jì)過(guò)程。對(duì)模糊控制過(guò)程中隸屬度函數(shù)的存儲(chǔ)采用了分段存儲(chǔ)法，其設(shè)計(jì)方法簡(jiǎn)單，提高了運(yùn)算速度和運(yùn)算精度。采用了“最大－最小”函數(shù)法簡(jiǎn)化了模糊控制規(guī)則的推理過(guò)程。運(yùn)用“倒數(shù)相乘法”實(shí)現(xiàn)除法器的設(shè)計(jì)，能夠?qū)崿F(xiàn)任意數(shù)的除法運(yùn)算，且精度較高。并以模糊空調(diào)溫度控制器為例進(jìn)行了理論說(shuō)明和模糊設(shè)計(jì)，并給出了相應(yīng)的VHDL代碼。整體設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA 工具qUARTus Ⅱ和Modelsim SE平臺(tái)上進(jìn)行了邏輯綜合及功能時(shí)序仿真，綜合與仿真的結(jié)果表明，基于FPGA的模糊控制器芯片消耗較少的硬件資源，達(dá)到了較高的設(shè)計(jì)性能，在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài)，通過(guò)在 FPGA開發(fā)板上的驗(yàn)證與測(cè)試，測(cè)試結(jié)果表明，所設(shè)計(jì)的模糊控制器可滿足實(shí)時(shí)模糊控制的要求。關(guān)鍵詞：模糊邏輯 模糊控制器 VHDL FPGA
上傳時(shí)間： 2013-04-24
上傳用戶：003030
激光打標(biāo)是一種利用高能量的激光束在打標(biāo)物體表面刻下永久性標(biāo)識(shí)的技術(shù)。與傳統(tǒng)的壓刻等方法相比，激光打標(biāo)具有速度快、無(wú)污染、質(zhì)量高、性能穩(wěn)定、不接觸物體表面等優(yōu)點(diǎn)。激光打標(biāo)是目前工業(yè)產(chǎn)品標(biāo)記的先進(jìn)技術(shù)，是一種高效的標(biāo)記方法。傳統(tǒng)的基于ISA總線、PCI總線或者USB總線的激光打標(biāo)控制器增加了激光打標(biāo)機(jī)的成本和體積。本文提出一種基于ARM+FPGA架構(gòu)的嵌入式系統(tǒng)方案，主要的研究工作如下：首先，介紹了激光打標(biāo)系統(tǒng)的組成，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀和激光打標(biāo)機(jī)的原理。根據(jù)激光打標(biāo)控制系統(tǒng)的功能要求和性能要求，提出了ARM+FPGA的總體設(shè)計(jì)，并簡(jiǎn)要討論了ARM和FPGA的特點(diǎn)和優(yōu)勢(shì)。ARM處理器的主要功能是完成打標(biāo)內(nèi)容的輸入和變換處理，打標(biāo)機(jī)參數(shù)的設(shè)置和控制打標(biāo)。FPGA的作用是接收、存儲(chǔ)和轉(zhuǎn)換打標(biāo)數(shù)據(jù)，然后產(chǎn)生控制信號(hào)去控制激光打標(biāo)設(shè)備。然后，詳細(xì)討論了激光打標(biāo)機(jī)控制器的硬件電路設(shè)計(jì)，包括ARM控制單元電路、FPGA控制單元電路和數(shù)模轉(zhuǎn)換模塊等。為了使控制器能夠長(zhǎng)時(shí)間可靠穩(wěn)定地工作，還采取了隔離技術(shù)等許多抗干擾措施。完成了 FPGA中各個(gè)模塊的程序設(shè)計(jì)，利用qUARTus Ⅱ軟件進(jìn)行了仿真驗(yàn)證，調(diào)試了控制器的功能。本文所設(shè)計(jì)的嵌入式激光打標(biāo)控制器發(fā)揮了ARM和FPGA各自的優(yōu)勢(shì)。經(jīng)過(guò)在實(shí)際打標(biāo)系統(tǒng)中的測(cè)試，證明本次設(shè)計(jì)的激光打標(biāo)機(jī)控制器實(shí)現(xiàn)了預(yù)期的功能，取得了滿意的打標(biāo)效果。關(guān)鍵詞：ARM，F(xiàn)PGA，激光打標(biāo)，F(xiàn)IFO，CO2激光器，掃描振鏡系統(tǒng)
標(biāo)簽： ARMFPGA 激光打標(biāo) 制器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：hewenzhi
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對(duì)象，系統(tǒng)硬件設(shè)計(jì)以DSP和FPGA為實(shí)現(xiàn)平臺(tái)，采用以DSP實(shí)現(xiàn)其加密算法、以FPGA實(shí)現(xiàn)其外圍電路，對(duì)數(shù)字電視條件接收系統(tǒng)進(jìn)行設(shè)計(jì)。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢(shì)，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計(jì)方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)各部分的硬件原理圖進(jìn)行詳細(xì)設(shè)計(jì)，并進(jìn)行 PCB設(shè)計(jì)。其次采用從上而下的設(shè)計(jì)方式，對(duì)FPGA實(shí)現(xiàn)的邏輯功能劃分為各個(gè)功能模塊，然后再對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)、仿真。采用qUARTus Ⅱ7.2軟件對(duì)FPGA實(shí)現(xiàn)的邏輯功能進(jìn)行設(shè)計(jì)、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時(shí)鐘頻率達(dá)到229.89MHz，流加密模塊的最高時(shí)鐘頻率達(dá)到331.27MHz，對(duì)于實(shí)際的碼流來(lái)說(shuō)，具有比較大的時(shí)序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時(shí)序；包處理模塊實(shí)現(xiàn)對(duì)加密后數(shù)據(jù)的包處理。最后對(duì)條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進(jìn)行設(shè)計(jì)。 ECC設(shè)計(jì)時(shí)采用C語(yǔ)言與匯編語(yǔ)言混合編程，充分利用兩種編程語(yǔ)言的優(yōu)勢(shì)。將ECC 與AES加密算法在VisualDSP++3.0開發(fā)環(huán)境下進(jìn)行驗(yàn)證，并下載至ADSP BF-535評(píng)估板上運(yùn)行。輸出結(jié)果表明：有限域運(yùn)算匯編語(yǔ)言編程的實(shí)現(xiàn)方式，其運(yùn)行速度明顯提高， 192位加法提高380個(gè)時(shí)鐘周期，32位乘法提高92個(gè)時(shí)鐘周期；ECC與AES達(dá)到加密要求。上述工作對(duì)數(shù)字電視條件接收系統(tǒng)的設(shè)計(jì)具有實(shí)際的應(yīng)用價(jià)值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時(shí)間： 2013-07-03
上傳用戶：www240697738
1992年5月，JoeMitola首次明確提出了軟件無(wú)線電的概念。軟件無(wú)線電將模塊化、標(biāo)準(zhǔn)化的硬件單元連接構(gòu)成硬件平臺(tái)，通過(guò)軟件加載實(shí)現(xiàn)各種無(wú)線通信功能。端到端重配置技術(shù)是在軟件無(wú)線電的基礎(chǔ)上發(fā)展起來(lái)的，該技術(shù)使通信系統(tǒng)不僅具有重配置的能力，還能提供一體化的重配置管理架構(gòu)，實(shí)現(xiàn)聯(lián)合無(wú)線資源管理和網(wǎng)絡(luò)規(guī)劃。端到端重配置技術(shù)已經(jīng)成為軟件無(wú)線電的發(fā)展趨勢(shì)。 寬帶無(wú)線接入(BWA，BroadbandWirelessAccess)是當(dāng)前通信界研究的熱點(diǎn)之一，而WiMax和WiFi是BWA中最熱門的兩個(gè)技術(shù)，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設(shè)計(jì)了基于其物理層標(biāo)準(zhǔn)的可重配置OFDM基帶系統(tǒng)。它們均采用正交頻分復(fù)用技術(shù)(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標(biāo)準(zhǔn)，結(jié)合Altera公司提供的FPGA開發(fā)工具qUARTusⅡ、Mentor公司仿真工具M(jìn)odelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統(tǒng)的FPGA設(shè)計(jì)。該設(shè)計(jì)中，對(duì)FPGA進(jìn)行重新配置，實(shí)現(xiàn)了802.16-2004與802.11a兩種技術(shù)的完全重配置；通過(guò)選擇不同的參數(shù)來(lái)調(diào)用不同子模塊，實(shí)現(xiàn)802.16-2004與802.11a內(nèi)部不同調(diào)制技術(shù)的局部重配置。該可重配置基帶系統(tǒng)核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運(yùn)算，有利于FPGA實(shí)現(xiàn)；在802.16-2004系統(tǒng)中，選取了基于前導(dǎo)序列的符號(hào)同步算法，在FPGA中實(shí)現(xiàn)。最后使用開發(fā)軟件、綜合軟件以及仿真軟件分析了系統(tǒng)的性能并給出了系統(tǒng)的性能指標(biāo)。
標(biāo)簽： OFDM FPGA 可重配置 基帶系統(tǒng)
上傳時(shí)間： 2013-05-19
上傳用戶：branblackson
隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù)，具有較高的頻譜利用率和功率利用率，廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動(dòng)通信系統(tǒng)。因此，對(duì)于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價(jià)值。 本文以軟件無(wú)線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo)，成功設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無(wú)線電設(shè)計(jì)思想的全數(shù)字接收機(jī)的基本結(jié)構(gòu)，詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時(shí)鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級(jí)的實(shí)現(xiàn)方案。通過(guò)MATLAB對(duì)解調(diào)方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上，本文采用VerilogHDL硬件描述語(yǔ)言在Altera公司的qUARTus II開發(fā)平臺(tái)上設(shè)計(jì)了同步解調(diào)系統(tǒng)中的各個(gè)模塊，還對(duì)各模塊和整個(gè)系統(tǒng)在ModelSim中進(jìn)行了時(shí)序仿真驗(yàn)證，并對(duì)設(shè)計(jì)中出現(xiàn)的問(wèn)題進(jìn)行了修正。最后，經(jīng)過(guò)FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實(shí)際測(cè)試，本文對(duì)系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。 實(shí)際測(cè)試結(jié)果表明，本文的設(shè)計(jì)最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計(jì)經(jīng)過(guò)時(shí)序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級(jí)SOC轉(zhuǎn)化，以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實(shí)際應(yīng)用價(jià)值。
標(biāo)簽： OQPSK FPGA 全數(shù)字 解調(diào)
上傳時(shí)間： 2013-07-14
上傳用戶：aappkkee
介紹了一種運(yùn)用FPGA開發(fā)軟件qUARTus II設(shè)計(jì)的數(shù)字頻率計(jì)。該數(shù)字頻率計(jì)的1 Hz～1 MHz輸入被測(cè)脈沖信號(hào)具有頻率測(cè)量、周期測(cè)量、脈寬測(cè)量和占空比測(cè)量等多種用途，其測(cè)試結(jié)果由3 只七段數(shù)碼
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-05-22
上傳用戶：qb1993225
隨著電子技術(shù)的快速發(fā)展，計(jì)算機(jī)的性能得到了極大的提高，使得利用計(jì)算機(jī)實(shí)現(xiàn)人類的視覺(jué)功能成為目前計(jì)算機(jī)領(lǐng)域中最熱門的課題之一。基于視頻的目標(biāo)檢測(cè)與跟蹤技術(shù)是計(jì)算機(jī)視覺(jué)領(lǐng)域中最主要的研究方向之一，它是智能監(jiān)控、人機(jī)交互、移動(dòng)機(jī)器人視覺(jué)導(dǎo)航、工業(yè)機(jī)器人手眼系統(tǒng)等應(yīng)用的基礎(chǔ)和關(guān)鍵技術(shù)。在科學(xué)研究和工程應(yīng)用上都有十分誘人的前景。 論文提出了以FPGA為核心的思想，設(shè)計(jì)出一套應(yīng)用于背景靜止視頻序列的動(dòng)態(tài)目標(biāo)檢測(cè)與跟蹤系統(tǒng)。通過(guò)位置固定的攝像頭監(jiān)控某一區(qū)域，分析攝像頭采集到的動(dòng)態(tài)視頻序列，計(jì)算出目標(biāo)的運(yùn)動(dòng)參數(shù)。與傳統(tǒng)的基于PC機(jī)的視頻動(dòng)態(tài)目標(biāo)跟蹤系統(tǒng)相比，適應(yīng)了目標(biāo)跟蹤系統(tǒng)對(duì)圖像處理速度的實(shí)時(shí)性與數(shù)據(jù)帶寬越來(lái)越高的要求，同時(shí)成本較低、設(shè)計(jì)更靈活，而且硬件重構(gòu)性好、處理速度快、系統(tǒng)易于升級(jí)。 論文的主要工作包括：構(gòu)建目運(yùn)動(dòng)標(biāo)跟蹤系統(tǒng)軟件平臺(tái)和硬件平臺(tái)。應(yīng)用MATLAB對(duì)目標(biāo)檢測(cè)算法進(jìn)行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對(duì)系統(tǒng)中各個(gè)層次的模塊進(jìn)行時(shí)序設(shè)計(jì)、代碼編寫、仿真驗(yàn)證等。最后使用qUARTusⅡ?qū)⒄麄€(gè)系統(tǒng)工程文件綜合、布局布線。在察看時(shí)序報(bào)告無(wú)誤后，將系統(tǒng)配置文件下載至FPGA開發(fā)板中。 實(shí)現(xiàn)結(jié)果表明：所設(shè)計(jì)的系統(tǒng)能很好地工作在FPGA中，實(shí)現(xiàn)了設(shè)計(jì)要求，為視覺(jué)智能監(jiān)控打下基礎(chǔ)。
標(biāo)簽： FPGA 目標(biāo)跟蹤 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-08-05
上傳用戶：亮劍2210
本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過(guò)Altera qUARTusⅡ 4.1 和ModelSim
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-07-21
上傳用戶：ve3344
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
