創(chuàng)新、效能、卓越是ADI公司的文化支柱。作為業(yè)界公認(rèn)的全球領(lǐng)先數(shù)據(jù)轉(zhuǎn)換和信號(hào)調(diào)理技術(shù)領(lǐng)先者，我們除了提供成千上萬種產(chǎn)品以外，還開發(fā)了全面的設(shè)計(jì)工具，以便客戶在整個(gè)設(shè)計(jì)階段都能輕松快捷地評(píng)估電路。
上傳時(shí)間： 2013-11-25
上傳用戶：kachleen
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理. 4.連板掏空長(zhǎng)度超過板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2014-12-31
上傳用戶：sunshine1402
創(chuàng)新、效能、卓越是ADI公司的文化支柱。作為業(yè)界公認(rèn)的全球領(lǐng)先數(shù)據(jù)轉(zhuǎn)換和信號(hào)調(diào)理技術(shù)領(lǐng)先者，我們除了提供成千上萬種產(chǎn)品以外，還開發(fā)了全面的設(shè)計(jì)工具，以便客戶在整個(gè)設(shè)計(jì)階段都能輕松快捷地評(píng)估電路。
上傳時(shí)間： 2013-10-18
上傳用戶：cxl274287265
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理. 4.連板掏空長(zhǎng)度超過板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2013-10-15
上傳用戶：3294322651
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採(cǎi)購(gòu)在購(gòu)買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-11-03
上傳用戶：tzl1975
各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : OUT INTEGER RANGE 0 TO 255; qb : OUT INTEGER RANGE 0 TO 255; qc : OUT INTEGER RANGE 0 TO 255; qd : OUT INTEGER RANGE 0 TO 255; qe : OUT INTEGER RANGE 0 TO 255; qf : OUT INTEGER RANGE 0 TO 255; qg : OUT INTEGER RANGE 0 TO 255; qh : OUT INTEGER RANGE 0 TO 255; qi : OUT INTEGER RANGE 0 TO 255;
標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼
上傳時(shí)間： 2013-10-09
上傳用戶：松毓336
Hopfield 網(wǎng)——擅長(zhǎng)于聯(lián)想記憶與解迷路 實(shí)現(xiàn)H網(wǎng)聯(lián)想記憶的關(guān)鍵，是使被記憶的模式樣本對(duì)應(yīng)網(wǎng)絡(luò)能量函數(shù)的極小值。 設(shè)有M個(gè)N維記憶模式，通過對(duì)網(wǎng)絡(luò)N個(gè)神經(jīng)元之間連接權(quán) wij 和N個(gè)輸出閾值θj的設(shè)計(jì)，使得: 這M個(gè)記憶模式所對(duì)應(yīng)的網(wǎng)絡(luò)狀態(tài)正好是網(wǎng)絡(luò)能量函數(shù)的M個(gè)極小值。 比較困難，目前還沒有一個(gè)適應(yīng)任意形式的記憶模式的有效、通用的設(shè)計(jì)方法。 H網(wǎng)的算法 1）學(xué)習(xí)模式——決定權(quán)重 想要記憶的模式，用-1和1的2值表示 模式：-1，-1，1，-1，1，1，... 一般表示： 則任意兩個(gè)神經(jīng)元j、i間的權(quán)重： wij=∑ap(i)ap(j)，p=1…p； P：模式的總數(shù) ap(s)：第p個(gè)模式的第s個(gè)要素（-1或1） wij：第j個(gè)神經(jīng)元與第i個(gè)神經(jīng)元間的權(quán)重 i = j時(shí)，wij=0，即各神經(jīng)元的輸出不直接返回自身。 2)想起模式： 神經(jīng)元輸出值的初始化 想起時(shí)，一般是未知的輸入。設(shè)xi(0)為未知模式的第i個(gè)要素（-1或1） 將xi(0)作為相對(duì)應(yīng)的神經(jīng)元的初始值，其中，0意味t=0。 反復(fù)部分：對(duì)各神經(jīng)元，計(jì)算： xi (t+1) = f (∑wijxj（t）-θi), j=1…n, j≠i n—神經(jīng)元總數(shù) f（）--Sgn（） θi—神經(jīng)元i發(fā)火閾值 反復(fù)進(jìn)行，直到各個(gè)神經(jīng)元的輸出不再變化。
上傳時(shí)間： 2015-03-16
上傳用戶：JasonC
本程序用資源分配網(wǎng)(Resource_Allocation Network,簡(jiǎn)稱RAN)實(shí)現(xiàn)了Hermit多項(xiàng)式在線學(xué)習(xí)問題。訓(xùn)練樣本產(chǎn)生方式如下，樣本數(shù)400，每個(gè)樣本輸入Xi在區(qū)間[-4,4]內(nèi)隨機(jī)產(chǎn)生（均勻分布），相關(guān)樣本輸出為F(Xi) = 1.1(1-Xi + Xi2)exp(-Xi2/2),測(cè)試樣本輸入在[-4，+4]內(nèi)以0.04為間隔等距產(chǎn)生，共201個(gè)樣本。訓(xùn)練結(jié)束后的隱節(jié)點(diǎn)為：11個(gè)，訓(xùn)練結(jié)束后的平均誤差可達(dá)：0.03
標(biāo)簽： Resource_Allocation Network Hermit RAN
上傳時(shí)間： 2014-01-14
上傳用戶：pompey
在0 / 1背包問題中，需對(duì)容量為c 的背包進(jìn)行裝載。從n 個(gè)物品中選取裝入背包的物品，每件物品i 的重量為wi ，價(jià)值為pi 。對(duì)于可行的背包裝載，背包中物品的總重量不能超過背包的容量，最佳裝載是指所裝入的物品價(jià)值最高，即Σpi*xi 取得最大值。
標(biāo)簽： 背包問題
上傳時(shí)間： 2015-05-06
上傳用戶：253189838
Debussy是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強(qiáng)大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時(shí)做trace，協(xié)助工程師debug。 可能您會(huì)覺的：只要有simulator如ModelSim就可以做debug了，我何必再學(xué)這套軟體呢? 其實(shí)Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協(xié)助工程師了解如何寫好coding style，並養(yǎng)成習(xí)慣。 下圖所示為整個(gè)Debussy的原理架構(gòu)，可歸納幾個(gè)結(jié)論：
標(biāo)簽： Analysis Software Debussy Debug
上傳時(shí)間： 2014-01-14
上傳用戶：hustfanenze
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
