介紹FPGA的設(shè)計(jì)quartue 2設(shè)計(jì)軟件。其中還有INDESIGN 和XILINUX 公司的軟件\r\n
標(biāo)簽： INDESIGN quartue XILINUX FPGA
上傳時(shí)間： 2013-08-13
上傳用戶：ryb
介紹FPGA的設(shè)計(jì)quartue 2設(shè)計(jì)軟件。其中還有INDESIGN 和XILINUX 公司的軟件
上傳時(shí)間： 2013-12-12
上傳用戶：klin3139
11 階FIR 數(shù)字濾波器,verolog描述，通過modelsim 6.0 仿真，quartue綜合
標(biāo)簽： verolog FIR 11 數(shù)字濾波器
上傳時(shí)間： 2015-11-20
上傳用戶：邶刖
同步FIFO功能，verilog語言描述，通過了modelsim 6.0 仿真，quartue綜合
標(biāo)簽： FIFO
上傳時(shí)間： 2014-12-03
上傳用戶：wangdean1101
一種新的FIFO實(shí)現(xiàn)方法,verilog描述，通過modelsim 6.0 仿真，quartue綜合
標(biāo)簽： verilog FIFO 實(shí)現(xiàn)方法
上傳用戶：qq1604324866
VHDL實(shí)現(xiàn)的電子鐘的基本功能，帶quartue工程文件
標(biāo)簽： VHDL 電子鐘
上傳時(shí)間： 2013-12-17
上傳用戶：二驅(qū)蚊器
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
