最新日韩一区,久久青草久久,91精品国产成人观看

quartus

quartusIIdesign是最高級和復雜的，用于system-on-a-programmable-chip(SOPC)的設計環境。quartusIIdesign提供完善的timingclosure和LogicLock?基于塊的設計流程。quartusIIdesign是唯一一個包括以timingclosure和基于塊的設計流為基本特征的programmablelogicdevice(PLD)的軟件。quartusII設計軟件改進了性能、提升了功能性、解決了潛在的設計延遲等，在工業領域率先提供FPGA與mask-programmeddevices開發的統一工作流程。

modelsim 的使用具體方法與步驟以及與quartus聯合仿真

modelsim 的使用具體方法與步驟以及與quartus聯合仿真

標簽： modelsim quartus 聯合仿真

上傳時間： 2017-01-23

上傳用戶：wanqunsheng
在quartus II環境下開發的VHDL代碼

在quartus II環境下開發的VHDL代碼，實現劉德華的歌曲“月老”，本人親自驗證過。

標簽： quartus VHDL 環境代碼

上傳時間： 2014-01-09

上傳用戶：kr770906
一個完整的quartus設計例子,初學quartus的人必看

一個完整的quartus設計例子,初學quartus的人必看

標簽： quartus

上傳時間： 2014-01-10

上傳用戶：894898248
此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. Verilog HDL語言編寫,在quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7

此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. Verilog HDL語言編寫,在quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過. 文件中有詳細的注解. 此模塊具有對于PS/2時鐘和數據線的濾波功能,這樣減少外部干擾，保證通信的可靠性！

標簽： Verilog quartus EPM7 8.1

上傳時間： 2017-02-20

上傳用戶：集美慧
描述通過軟核nios II在quartus環境里面實現以太網卡配置過程

描述通過軟核nios II在quartus環境里面實現以太網卡配置過程，。

標簽： quartus nios 軟核環境

上傳時間： 2013-12-18

上傳用戶：xc216
在 quartus II 7.1平臺下

在 quartus II 7.1平臺下，用VLDL寫的一個計時器的程序

標簽： quartus 7.1 II

上傳時間： 2017-03-02

上傳用戶：稀世之寶039
Verilog HDL 在quartus II下的編譯和仿真順序

Verilog HDL 在quartus II下的編譯和仿真順序

標簽： Verilog quartus HDL 編譯

上傳時間： 2014-01-14

上傳用戶：aix008
VHDL入門實驗。256色VGA顯示驅動開發軟件quartus II 6.0 芯片EP2c8Q208

VHDL入門實驗。256色VGA顯示驅動開發軟件quartus II 6.0 芯片EP2c8Q208

標簽： quartus VHDL Q208 256

上傳時間： 2017-03-05

上傳用戶：cxl274287265
這是利用quartus II軟件設計的數碼管顯示與控制功能

這是利用quartus II軟件設計的數碼管顯示與控制功能，包括1.無選位的3位顯示2.帶選位的3位數碼管穩定顯示3.帶有清零和暫停的3位數碼管計數

標簽： quartus 軟件設計數碼管顯示控制功能

上傳時間： 2013-12-20

上傳用戶：13188549192
quartus, Sopc Builder搭建的CPU

quartus, Sopc Builder搭建的CPU，通過NIOS控制LCD。工程文件。

標簽： quartus Builder Sopc CPU

上傳時間： 2014-01-15

上傳用戶：yan2267246

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

quartus

modelsim 的使用具體方法與步驟以及與quartus聯合仿真

在quartus II環境下開發的VHDL代碼

一個完整的quartus設計例子,初學quartus的人必看

此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. Verilog HDL語言編寫,在quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7

描述通過軟核nios II在quartus環境里面實現以太網卡配置過程

在 quartus II 7.1平臺下

Verilog HDL 在quartus II下的編譯和仿真順序

VHDL入門實驗。256色VGA顯示驅動開發軟件quartus II 6.0 芯片EP2c8Q208

這是利用quartus II軟件設計的數碼管顯示與控制功能

quartus, Sopc Builder搭建的CPU