本程序為采用mega8 和18b20的溫度采集程序 選用mega8內部8M rc震蕩，18b20 數據線接pd6,數據線和vcc間接一4.7k上拉電阻
上傳時間： 2013-07-22
上傳用戶：fanghao
隨著電力電子技術的發展，高壓換流設備在工業應用中日益廣泛。其核心元件晶閘管（SCR）的電壓與電流越來越高（已達到10KV/10KA以上），應用場合要求也越來越高。在國際上，晶閘管的光控技術發展日益成熟。根據對國內晶閘管技術發展前景和需求的展望，本文采用自供電驅動技術與光控技術相結合，研發光控自供電晶閘管驅動控制板，然后與晶閘管本體相結合即形成光控晶閘管工程化實現模型，其可作為光控晶閘管的替代技術。 在工程應用中，光控晶閘管的典型應用場合為四象限高壓變頻器和國家大型直流輸變電系統等。隨著國家節能工程的實施，高壓變頻器的應用范圍越來越廣泛，已成為工業節能中的重要環節。高壓直流換流系統難度大，技術復雜，要求高，本論文研究的光控晶閘管替代技術只作為其儲備技術之一。本論文以電流源型高壓變頻器作為該光控晶閘管替代技術的應用背景重點闡述。 電流源型高壓變頻器為了提高單機容量，通常是數個SCR串聯使用。隨著系統容量越來越大，裝置對高壓開關器件的要求也越來越高。如果一組串聯SCR中某一個SCR該導通時沒有導通，那么加在該組SCR上的電壓都將加到該SCR上形成過電壓，造成該器件的擊穿損壞，甚至于一組串聯SCR都被燒壞。為了克服上述問題，保證高壓變頻器中串聯晶閘管能夠安全可靠的工作，提高系統可靠性，有必要為晶閘管配備后備驅動系統。本文提出了給SCR驅動電路增設自供電驅動系統——SPDS （Self—Powered Drive System）的解決辦法。SPDS基本功能是通過高位取能電路利用rc緩沖電路中的能量為監測電路和后備觸發電路提供正常工作所需要的能量。它的優點是由于緩沖電路與晶閘管同電位，自供電驅動系統要求的電壓隔離水平可以從幾千伏降低到幾百伏，節省了高壓隔離變壓器，節省了成本和體積，提高了系統可靠性。國外對相關內容已經有了深入研究，并將其應用在高壓變頻器產品中。在國內，目前還沒有查到相關文獻。本文為基于晶閘管的電流源型高壓變頻器設計了一種高壓晶閘管自供電驅動系統，填補了國內空白，為自供電驅動系統的推廣應用和其他高壓開關器件自供電驅動系統的研制提供了參考。 本文詳細介紹了串聯高壓晶閘管驅動系統的要求和rc緩沖電路的工作特 點，進而提出了SPDS的工作原理和具體實現方式，闡述了SPDS各部分組成及其功能。SPDS的核心技術是取能回路和觸發方式的設計。本文在比較各種高壓取能方式和觸發方式優缺點的基礎上，選擇采用rc緩沖取能方式和光纖觸發方式。 論文基于Multisim10仿真軟件，結合高壓晶閘管自供電驅動系統取能電路的原理，對高壓晶閘管自供電驅動系統的核心部分——SPDS取能電路進行了仿真。通過搭建帶SPDS取能電路的單相晶閘管仿真電路和電流源型高壓變頻器前側變流電路的仿真模型，詳細討論了影響rc取能回路正常工作的各種因素。同時，通過設定仿真電路的參數，分析了其工作狀況。根據得到的仿真波形圖，證明了高壓晶閘管自供電驅動系統可以達到有效觸發晶閘管導通的設計目標，具有可行性。 為考察SPDS的實際工作性能，本文搭建了簡易的SPDS低壓硬件實驗平臺，為其高壓條件下的工程化應用打好了基礎。 在論文的最后，對高壓晶閘管自供電驅動系統的發展方向進行了展望。 關鍵詞：高壓變頻器；晶閘管驅動；自供電系統；高壓換流；光控晶閘管
上傳時間： 2013-05-26
上傳用戶：riiqg1989
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階rc低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
各種振蕩器電路的講解，包括rc、LC、電容三點等等
標簽： 振蕩器電路
上傳時間： 2013-06-02
上傳用戶：bibirnovis
全都是網絡上搜集來的， 包含： rc振蕩電路計算、電感阻抗計算、電容阻抗計算、電容或電感值計算、單片機小精靈、PCB報價計算、FLASH芯片型號查詢。
標簽： 計算
上傳時間： 2013-04-24
上傳用戶：Avoid98
隨著對高處理能力、網絡通信、實時多任務,超低功耗這些需求的增長,傳統8位處理器已經不能滿足新產品的要求了,高端嵌入式處理器已經得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統的開發,介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發的過程.該四路E1收發器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數字環路系統中卡槽數目限制的問題.目前,建立在G. 703基礎上的El接口在分組網、幀中繼網、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數據、圖像等業務.文中首先分析了當前數字環路系統的發展現狀和趨勢,隨著網絡通信的用戶數目及信息量的猛增,拓寬數據傳輸的通道是一項研究熱點,這是開發四路E1收發器的一個目的.接著敘述了數字環路系統的結構和工作原理,即四路E1收發器的應用環境,著重介紹了四路E1板卡在整個系統中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數據傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統提供各個精確的時鐘.然后,在分析了四路E1收發器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發器的硬件設計,分別介紹了時鐘模塊、系統接口電路、存儲系統模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協議后,再根據系統要求提出了四路E1收發器的軟件設計.先介紹了實時操作系統RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統運行監測模塊和rc消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發過程,整個系統設計完成后,經過反復調試、測驗已達到了預期的效果,現正投入使用中.
上傳時間： 2013-04-24
上傳用戶：夢雨軒膂
隨著安全通信數據速率的提高,關鍵數據加密算法的軟件實施成為重要的系統瓶頸.基于FPGA的高度優化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數)基準.網絡的迅速發展,對安全性的需要變得越來越重要.然而,盡管網絡技術進步很快,安全性問題仍然相對落后.由于FPGA所提供的設計優勢,特別是新的高速版本,網絡系統設計人員可以在這些網絡設備中經濟地實現安全性支持.FPGA是實現設計靈活性和功能升級的關鍵,對于容錯、IPSec協議和系統接口問題而言這兩點非常重要.而且,FPGA還為網絡系統設計人員提供了適應不同安全處理功能以及隨著安全技術的發展方便地增加對新技術支持的能力.標準加密/解決以及認證算法,如rc-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網絡安全系統中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結構,著重論述了加密卡上加密模塊的實現,即用FPGA實現3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數據加密原理.介紹了數據加密的算法和數據加密的技術發展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結構,遵從的是PCI2.2規范,理解并掌握PCI總線的規范是了解整個系統的重要一環,本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現,以Xilinx公司VIRTEXII結構的VXC2V3000為例,闡述用FPGA高速實現3DES算法及IDEA、MD5算法的設計要點及關鍵部分的設計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
本程序是一個太陽能熱水器智能控制系統的程序。它以89C52單片機為核心，配合電阻型4檔水位傳感器、負溫度系數NTC熱敏電阻溫度傳感器、8255A擴展鍵盤和顯示器件、驅動電路（電磁閥、電加熱、報警）等外圍器件， 完成對太陽能熱水器容器內的水位、水溫測量、顯示；時間顯示；缺水時自動上水，水溢報警；手動上水、參數設置；定時水溫過低智能電加熱等功能。 其中本文第一章主要說明了太陽能熱水器智能控制系統的研究現狀和本課題的主要任務，第二章對系統的整體結構作了簡單介紹，第三章重點介紹了水位水溫測量電路，第四章介紹了時鐘電路，第五章介紹了顯示和鍵盤電路，第六章對其他電路作了介紹，第七章是對水位測量電路的硬件調試。 本系統對于水位傳感器、水溫傳感器的電阻數據的處理均采用獨特的rc充放電的方法。它與使用A/D轉換器相比，電路簡單、制造成本低。特別適用于對水位、水溫要求不精確的場合。
上傳時間： 2013-06-17
上傳用戶：rhl123
BGA布線指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的組件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包裝，簡言之，80﹪的高頻信號及特殊信號將會由這類型的package內拉出。因此，如何處理BGA package的走線，對重要信號會有很大的影響。 通常環繞在BGA附近的小零件，依重要性為優先級可分為幾類： 1. by pass。 2. clock終端rc電路。 3. damping（以串接電阻、排組型式出現；例如memory BUS信號） 4. EMI rc電路（以dampin、C、pull height型式出現；例如USB信號）。 5. 其它特殊電路（依不同的CHIP所加的特殊電路；例如CPU的感溫電路）。 6. 40mil以下小電源電路組（以C、L、R等型式出現；此種電路常出現在AGP CHIP or含AGP功能之CHIP附近，透過R、L分隔出不同的電源組）。 7. pull low R、C。 8. 一般小電路組（以R、C、Q、U等型式出現；無走線要求）。 9. pull height R、RP。 中文DOC，共5頁，圖文并茂
上傳時間： 2013-04-24
上傳用戶：cxy9698
航模翼型計算機，填好相應的參數，計算出有效機翼面積、載荷等參數
上傳時間： 2013-04-24
上傳用戶：安首宏A
