隨著信息時代的到來,用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(reed—Solomon)碼是差錯控制領(lǐng)域中一類重要的線性分組碼,由于它編解碼結(jié)構(gòu)相對固定,性能強,不但可以糾正隨機差錯,而且對突發(fā)錯誤的糾錯能力也很強,被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義,而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu),本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu),其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時延時更小。 本論文設(shè)計了C++仿真平臺,并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上,能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。
標簽:
FPGA
255
223
上傳時間:
2013-04-24
上傳用戶:思琦琦