JSP和Access做的BBS zenme zheme fansuo a ? hui rang ren toutong sidiao de . dage ,zhuyi le o .gai yi gai a !!! hao buhao a ? zhen de shi yao gai de la !!!hehe haha
FIFO電路(first in，first out)，內部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次讀出已經寫入的數據。因為不存在Address輸入，所以請自行設計內藏的讀寫指針。由FIFO電路輸出的EF信號(表示RAM內部的數據為空)和FF信號(表示RAM內部的數據為滿)來表示RAM內部的狀態，并且控制FIFO的輸入信號WEN(寫使能)和ren(讀使能)。以及為了更好得控制FIFO電路，AEF(表示RAM內部的數據即將空)信號也同時輸出。
