一本一道久久a久久综合精品,中文字幕一区二区5566日韩,蜜臀av免费一区二区三区

rs編解碼

RS-232／RS-485無源轉換電路設計.rar

RS-232／RS-485 無源轉換電路設計

標簽： RS 232 485

上傳時間： 2013-06-30

上傳用戶：rocwangdp
串口通訊RS232詳解.rar

RS232詳解同時是你系需要的通訊工具

標簽： 232 RS 串口通訊

上傳時間： 2013-05-19

上傳用戶：ISRING001
嵌入式Linux應用程序開發(fā)詳解.rar

嵌入式Linux應用程序開發(fā)詳解，基于c語言，arm平臺

標簽： Linux 嵌入式應用程序

上傳時間： 2013-05-21

上傳用戶：helmos
基于FPGA的GSM解擴解調的設計與實現(xiàn).rar

擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點，在近年來得到了迅速的發(fā)展。論文針對直擴通信系統(tǒng)中偽碼和載波同步問題而展開，研究了直擴系統(tǒng)的結構、性能及完成了相關參數(shù)的計算，改進了包絡算法，設計了解擴和解調器，最后用ISE9.1實現(xiàn)了解擴和解調器的仿真波形，驗證了設計的正確性。論文研究了擴頻通信系統(tǒng)的特點、國內外發(fā)展現(xiàn)狀及理論基礎，完成了DS-QPSK接收機的解擴器和解調器的設計與實現(xiàn)。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴器的結構、性能及其完成了相關參數(shù)的計算，完成了數(shù)字下變頻器、偽碼發(fā)生電路、偽碼相關積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調整電路的設計，并在ISE9.1編程綜合得到仿真結果，驗證了設計的正確性。由于相關積分包絡算法是整個系統(tǒng)的基礎和核心，為了減少時延和系統(tǒng)所占硬件資源，改進了包絡算法并得到了仿真驗證。結果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統(tǒng)的優(yōu)化起著決定性的作用。論文給出了偽碼同步的仿真結果及資源占用情況，有力地說明了解擴器占用資源少、時延短等特點。解調器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數(shù)控振蕩器、反正切鑒頻器、環(huán)路濾波器的設計并得到了相關的仿真波形，實現(xiàn)了載波的跟蹤，給出了仿真結果及資源占用情況，對系統(tǒng)實現(xiàn)過程中的一些經驗進行了總結。最后是對論文工作的一些總結和對今后工作的展望。

標簽： FPGA GSM 解調

上傳時間： 2013-06-13

上傳用戶：924484786
RS-485總線可靠性應用研究.rar

RS-485總線可靠性應用研究介紹的相當詳細

標簽： 485 RS 總線

上傳時間： 2013-05-17

上傳用戶：as275944189
C語言趣味程序百例精解.rar

C語言趣味程序百例精解看題目就大概知道了

標簽： C語言程序

上傳時間： 2013-05-21

上傳用戶：huangld
基于RS-485的多點數(shù)據(jù)采集與顯示系統(tǒng).rar

基于RS-485的多點數(shù)據(jù)采集與顯示系統(tǒng)。

標簽： 485 RS 多點

上傳時間： 2013-05-24

上傳用戶：huql11633
嵌入式Linux應用程序開發(fā)詳解.rar

華清遠見編寫的《嵌入式linux應用程序開發(fā)詳解》的PDF文件，學習嵌入式linux的經典書籍，值得學習！

標簽： Linux 嵌入式應用程序

上傳時間： 2013-08-04

上傳用戶：redmoons
RS編譯碼器的設計與FPGA實現(xiàn)

Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應用。本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結構的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結構，在譯碼器復雜度和譯碼延時上作了折衷，降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現(xiàn)了RS(255,239)編譯碼器，證明了該方案的可行性。

標簽： FPGA RS編譯碼

上傳時間： 2013-06-11

上傳用戶：奇奇奔奔
RS（255，223）譯碼器的FPGA實現(xiàn)及其性能測試

　　本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。　　本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內具有領先水平，對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設計有著很大的意義。　

標簽： FPGA 255 223 譯碼器

上傳時間： 2013-06-29

上傳用戶：gokk