<button id="uedta"></button> 看過(guò)徐景周寫(xiě)過(guò)的一篇“程序界面多模式顯示的實(shí)現(xiàn)”，在一個(gè)應(yīng)用程序中使程序擁有多種顯示模式，但是這個(gè)界面是由sdI的MFC文檔視圖結(jié)構(gòu)實(shí)現(xiàn)，但是使用的代碼在MDI的多文檔/視圖中不能實(shí)現(xiàn)，通過(guò)MSDN我找到了一些實(shí)現(xiàn) MDI 的多模式實(shí)現(xiàn)方法，不敢獨(dú)享，與大家分享。
上傳時(shí)間： 2015-11-03
上傳用戶：大融融rr
找了很久才找到的?，F(xiàn)上傳上來(lái)共享。 M74HC595 是一個(gè)八位串行輸入，平行輸出的位移緩存器；平行輸出為三態(tài)輸出。在SCK 的上升緣，串行數(shù)據(jù)由sdI輸入到內(nèi)部的八位位移緩存器，并由Q7’輸出。 而平行輸出，則是在LCK 的上升緣，將在八位位移緩存器的數(shù)據(jù)存入到八位平行輸出緩存器。當(dāng)OE 的控制訊號(hào)為低致能時(shí)， 平行輸出端的輸出值，等于平行輸出緩存器所儲(chǔ)存的質(zhì)。而當(dāng)OE 的控制訊號(hào)為高電位，也就是輸出關(guān)閉時(shí)，平行輸出端會(huì)維持在高阻抗?fàn)顟B(tài)。. M74HC595 保持了和一般74HC595 功能上以及腳位上的兼容性之外，并針對(duì)一些特性予以強(qiáng)化。這些強(qiáng)化的特性，使得M74HC595 非常適合用于像是LED 數(shù)組指示器、LED 訊號(hào)顯示矩陣等需要較大的灌電流應(yīng)用。每個(gè)通道可接受的灌電流都被加大了，使得M74HC595 可以支持更大的LED 電流。而增大的接地電流，可支持?jǐn)?shù)個(gè)平行輸入通道的同時(shí)打開(kāi)，并灌大電流。比起傳統(tǒng)的74HC595，平行輸出端同時(shí)有較大灌電流時(shí)，可靠度增強(qiáng)了四倍以上。
上傳時(shí)間： 2014-11-23
上傳用戶：heart520beat
系統(tǒng)功能設(shè)計(jì) 試卷生成系統(tǒng)是為了對(duì)試卷生成實(shí)行計(jì)算機(jī)化的管理，以提高工作效率，方便用戶。主要功能有對(duì)試卷設(shè)置、試卷生成等進(jìn)行管理和檢索，以及對(duì)系統(tǒng)自身的用戶權(quán)限管理。提供多種信息的錄入，比如試卷設(shè)置、試卷生成等。系統(tǒng)不但含有試題中日常項(xiàng)目的信息，而且還包含了對(duì)信息的查詢檢索功能。用戶權(quán)限主要任務(wù)是提高系統(tǒng)安全性和使用性，為系統(tǒng)提供良好的維護(hù)，如用戶管理可以為用戶提供權(quán)限服務(wù)。 該系統(tǒng)是基于sdI窗體，以VB連接SQLServer 2000數(shù)據(jù)庫(kù)進(jìn)行開(kāi)發(fā)的試卷生成系統(tǒng)
標(biāo)簽： 試卷 計(jì)算機(jī)
上傳時(shí)間： 2014-12-07
上傳用戶：silenthink
SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck、sdI、sdo構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。 假設(shè)下面的8位寄存器裝的是待發(fā)送的數(shù)據(jù)10101010，上升沿發(fā)送、下降沿接收、高位先發(fā)送。 那么第一個(gè)上升沿來(lái)的時(shí)候 數(shù)據(jù)將會(huì)是sdo=1；寄存器=0101010x。下降沿到來(lái)的時(shí)候，sdI上的電平將所存到寄存器中去，那么這時(shí)寄存器=0101010sdI，這樣在8個(gè)時(shí)鐘脈沖以后，兩個(gè)寄存器的內(nèi)容互相交換一次。這樣就完成里一個(gè)spi時(shí)序。
標(biāo)簽： SPI 環(huán)形 總線結(jié)構(gòu)
上傳時(shí)間： 2013-12-22
上傳用戶：lijinchuan
用戶管理系統(tǒng)，有詳細(xì)的數(shù)據(jù)庫(kù)操作及sdI的簡(jiǎn)單美化。
標(biāo)簽： 用戶管理系統(tǒng)
上傳時(shí)間： 2016-11-16
上傳用戶：wys0120
本程序是一個(gè)MFC程序，它實(shí)現(xiàn)了一個(gè)com版本，是一個(gè)MFC sdI的可執(zhí)行程序。
上傳時(shí)間： 2013-12-17
上傳用戶：1427796291
Spi接口是一種外圍串行接口，主要由四根線組成：sdI（數(shù)據(jù)輸入），sDO（數(shù)據(jù)輸出）.SCK（時(shí)鐘），cs（片選）。（1）SDO主機(jī)輸出/從機(jī)輸入。（2）sdI主機(jī)輸入/從機(jī)輸出。（3）SCK-時(shí)鐘信號(hào)，由主設(shè)備產(chǎn)生。（4）cs-從設(shè)備使能信號(hào)，由主設(shè)備控制。在一個(gè)基于SPT的設(shè)備中，至少有一個(gè)主控設(shè)備。與普通的串行通訊不同，普通的串行通訊一次連續(xù)傳送至少8位數(shù)據(jù)，而SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因?yàn)镾P的數(shù)據(jù)輸入和輸出線獨(dú)立，所以允許同時(shí)完成數(shù)據(jù)的輸入和輸出。在點(diǎn)對(duì)點(diǎn)的通信中，SPI接口不需要進(jìn)行尋址操作，且為全雙工通信，工作簡(jiǎn)單高效。然而SPI接口也有缺點(diǎn)：沒(méi)有指定的流控制，沒(méi)有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。SPI通訊是通過(guò)數(shù)據(jù)交換完成的。在主機(jī)提供的時(shí)鐘脈沖SCK下，sdI，SDO完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過(guò)SDO線，在SCK時(shí)鐘上升沿或下降沿時(shí)改變，在緊接著的下降沿或上升沿被從機(jī)讀取，完成一位數(shù)據(jù)傳輸。輸入情況同理。因此，在至少8次時(shí)鐘信號(hào)的改變（上沿和下沿為一次），可以完成8位數(shù)據(jù)的傳輸。
標(biāo)簽： spi協(xié)議 verilog
上傳時(shí)間： 2022-06-20
上傳用戶：
SPI總線協(xié)議及SPI時(shí)序圖詳解SP1是英語(yǔ)Serial Peripheral Interface的縮寫(xiě)，顧名思義就是串行外圍設(shè)備接口。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。SP1是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck，sdI、sdo構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送上升沿到來(lái)的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中，下降沿到來(lái)的時(shí)候，sdI上的電平將被接收到主設(shè)備的寄存器中，假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff-Oxaa（10101010），從機(jī)的sbuff-0x55（01010101），下面將分步對(duì)spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
上傳時(shí)間： 2022-06-23
上傳用戶：fliang
在數(shù)字技術(shù)高速發(fā)展的今天，有許多芯片被用作數(shù)據(jù)交換的核心器件，以起到承上啟下數(shù)據(jù)交換的權(quán)紐作用。FPGA即現(xiàn)場(chǎng)可編程門(mén)陣列，由于其運(yùn)行速度快且具有可編程的靈活性，現(xiàn)在已經(jīng)成為EDA設(shè)計(jì)的主要邏輯器件，SPI接口技術(shù)是一種高速高效率的串行接口技術(shù)，主要用于擴(kuò)展外設(shè)和進(jìn)行數(shù)據(jù)交換，在許多高檔的單片機(jī)中，已經(jīng)作為一種配置標(biāo)準(zhǔn)。如AT8958252.ADC812等等，使工程技術(shù)人員在設(shè)計(jì)系統(tǒng)時(shí)具有更大的靈活性，因而受到工程技術(shù)人員的歡迎。但像MCS51系列、MCS96系列等應(yīng)用非常廣泛的單片機(jī)并不帶SPI接口，這樣就限制了在這些系統(tǒng)中使用帶SPI接口的器件。該文將用軟件模擬SPI接口時(shí)序的方法來(lái)實(shí)現(xiàn)MCU與FPGA之間的數(shù)據(jù)換換。1 SP1總線接口概述SPI（Serial Peripheral Interfce-串行外設(shè)接口）總線系統(tǒng)是一種同步串行外設(shè)接口，允許MCU與各種外圍設(shè)備以串行方式進(jìn)行通信、數(shù)據(jù)交換。SPIT在芯片的管腳上只占用4根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議.SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由SS（CS）、SCK.sdI SD0構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在SK的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。SPI主要特點(diǎn)有：可以同時(shí)發(fā)出和接收串行數(shù)據(jù)；可以當(dāng)作主機(jī)或從機(jī)工作：提供頻率可編程時(shí)鐵發(fā)送結(jié)束中斷標(biāo)志；寫(xiě)沖突保護(hù)；總線競(jìng)爭(zhēng)保護(hù)等。
上傳時(shí)間： 2022-06-26
上傳用戶：
SPI總線協(xié)議及SPI時(shí)序圖詳解SPI，是英語(yǔ)Serial Peripheral Interface的縮寫(xiě)，顧名思義就是串行外圍設(shè)備接口。SPl，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck、sdI、sdo構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來(lái)的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。下降沿到來(lái)的時(shí)候，sdI上的電平將被接收到主設(shè)備的寄存器中。假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff=0xaa（10101010），從機(jī)的sbuff=0x55（01010101），下面將分步對(duì)spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
標(biāo)簽： spi總線協(xié)議 時(shí)序
上傳時(shí)間： 2022-06-28
上傳用戶：
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
