国产午夜一区,老司机午夜精品视频,日韩久久久久久久

sdc

Vivado時(shí)序約束

Synopsys' widely-used design constraints format, known as sdc, describes the "design intent" and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. sdc has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use sdc and numerous EDA companies have translators that can read and process sdc.

標(biāo)簽： Vivado 時(shí)序約束

上傳時(shí)間： 2018-07-13

上傳用戶：yalsim
vivado集成開發(fā)環(huán)境時(shí)序約束介紹

本文主要介紹如何在Wado設(shè)計(jì)套件中進(jìn)行時(shí)序約束，原文出自 xilinx中文社區(qū)。1 Timing Constraints in Vivado-UCF to xdcVivado軟件相比于sE的一大轉(zhuǎn)變就是約束文件，5E軟件支持的是UcF（User Constraints file，而 Vivado軟件轉(zhuǎn)換到了XDc（Xilinx Design Constraints）。XDC主要基于sdc（Synopsys Design Constraints）標(biāo)準(zhǔn)，另外集成了Xinx的一些約束標(biāo)準(zhǔn)可以說這一轉(zhuǎn)變是xinx向業(yè)界標(biāo)準(zhǔn)的靠攏。Altera從 TimeQuest開始就一直使用sdc標(biāo)準(zhǔn)，這一改變，相信對(duì)于很多工程師來說是好事，兩個(gè)平臺(tái)之間的轉(zhuǎn)換會(huì)更加容易些。首先看一下業(yè)界標(biāo)準(zhǔn)sdc的原文介紹：Synopsys widely-used design constraints format, known as sdc, describes the design intent"and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. sdc has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use sdc and numerous EDa companies have translators that can read and process sdc

標(biāo)簽： vivado

上傳時(shí)間： 2022-03-26

上傳用戶：
vivado約束指導(dǎo)手冊(cè)

時(shí)序路徑時(shí)序路徑由設(shè)計(jì)中instance之間的連接決定。在數(shù)字設(shè)計(jì)中，時(shí)序路徑由一對(duì)時(shí)序元作sequential elements）形成，這對(duì)時(shí)序元件由一個(gè)或二個(gè)不同的時(shí)鐘控制。普通時(shí)序路徑在任何設(shè)計(jì)中最普通的時(shí)序路徑有以下4種：1輸入端口到內(nèi)部時(shí)序單元路徑2從時(shí)序單元到時(shí)序單元之間的內(nèi)部路徑3從內(nèi)部時(shí)序單元到輸出端口之間的路徑4輸入端口到輸出端口之間的路徑輸入端口到內(nèi)部時(shí)序單元之間路徑在從輸入端口到內(nèi)部時(shí)序單元之間的路徑上傳輸?shù)臄?shù)據(jù)：通過管腳時(shí)鐘送出器件經(jīng)過一個(gè)稱為輸入延時(shí)的延時(shí)到達(dá)器件端口（sdc定義）在到達(dá)由目標(biāo)時(shí)鐘destination clock）鎖定的時(shí)序單元之前須通過器件內(nèi)部邏從時(shí)序單元到時(shí)序單元的內(nèi)部路徑在從時(shí)序單元到時(shí)序單元的內(nèi)部路徑上傳輸?shù)臄?shù)據(jù)：由時(shí)序單元發(fā)送到器件內(nèi)部，而此時(shí)序單元由源時(shí)鐘（source clock）驅(qū)動(dòng)，在到達(dá)由日標(biāo)時(shí)鐘驅(qū)動(dòng)的時(shí)寧單元之前，須經(jīng)過一些內(nèi)部邏輯內(nèi)部時(shí)序單元到外部端口路徑在從內(nèi)部時(shí)序單元到外部端口路徑上的數(shù)據(jù)：，由時(shí)序單元發(fā)送到器件內(nèi)部，而此時(shí)序單元由源時(shí)鐘（source clock）驅(qū)動(dòng)，在到達(dá)外部端口之前，須經(jīng)過一些內(nèi)部邏輯，在經(jīng)過一段稱為輸出廷時(shí)的額外延時(shí)之后被端口時(shí)鐘捕獲（sdc definition）

標(biāo)簽： vivado

上傳時(shí)間： 2022-06-16

上傳用戶：

<button id="nmdgx"><form id="nmdgx"></form></button><ol id="nmdgx"></ol>