欧美婷婷六月丁香综合色,午夜av一区,日韩精品一级

sdrAM

同步動態隨機存取內存（synchronousdynamicrandom-accessmemory，簡稱sdrAM）是有一個同步接口的動態隨機存取內存（DRAM）。通常DRAM是有一個異步接口的，這樣它可以隨時響應控制輸入的變化。而sdrAM有一個同步接口，在響應控制輸入前會等待一個時鐘信號，這樣就能和計算機的系統總線同步。時鐘被用來驅動一個有限狀態機，對進入的指令進行管線(Pipeline)操作。這使得sdrAM與沒有同步接口的異步DRAM(asynchronousdrAM)相比，可以有一個更復雜的操作模式。

cpld 控制 8-32M sdrAM 控制器 maxII epm570實現。

cpld 控制 8-32M sdrAM 控制器 maxII epm570實現。

標簽： sdrAM maxII cpld 570

上傳時間： 2013-12-18

上傳用戶：lwwhust
cpld 控制 8-32M sdrAM 控制器 maxII epm570實現。 pdf 的說明文件

cpld 控制 8-32M sdrAM 控制器 maxII epm570實現。 pdf 的說明文件

標簽： sdrAM maxII cpld 570

上傳時間： 2016-10-13

上傳用戶：vodssv
Altera sdrAM IP 源碼

Altera sdrAM IP 源碼，VHDL寫的

標簽： Altera sdrAM IP 源碼

上傳時間： 2014-01-01

上傳用戶：s363994250
vhdl 編寫的sdrAM controler, 雙通道

vhdl 編寫的sdrAM controler, 雙通道

標簽： controler sdrAM vhdl 編寫

上傳時間： 2016-10-23

上傳用戶：waizhang
在AT91SAM7SE上測試sdrAM用的代碼。

在AT91SAM7SE上測試sdrAM用的代碼。

標簽： sdrAM SAM7 7SE SAM

上傳時間： 2016-10-25

上傳用戶：ddddddos
DDR（雙速率）sdrAM控制器參考設計verilog代碼

DDR（雙速率）sdrAM控制器參考設計verilog代碼，可以直接用的，很好的

標簽： verilog sdrAM DDR 雙速

上傳時間： 2016-10-26

上傳用戶：coeus
sdrAM Controller 設計詳細文檔

sdrAM Controller 設計詳細文檔，很有參考價值！

標簽： Controller sdrAM 文檔

上傳時間： 2016-10-30

上傳用戶：x4587
基于sdrAM總線的加速部件核心和相關論文說明

基于sdrAM總線的加速部件核心和相關論文說明

標簽： sdrAM 總線部件核心

上傳時間： 2014-01-12

上傳用戶：h886166
sdrAM的vegilog代碼

sdrAM的vegilog代碼，做一個sdrAM的封裝成為SRAM一樣進行操作。一個頂層文件下由三個模塊

標簽： vegilog sdrAM 代碼

上傳時間： 2013-12-27

上傳用戶：exxxds
三星S3C2410的sdrAM例子代碼

三星S3C2410的sdrAM例子代碼，希望對大家有用

標簽： S3C2410 sdrAM 三星代碼

上傳時間： 2014-11-23

上傳用戶：bruce

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

sdrAM

cpld 控制 8-32M sdrAM 控制器 maxII epm570實現。

cpld 控制 8-32M sdrAM 控制器 maxII epm570實現。 pdf 的說明文件

Altera sdrAM IP 源碼

vhdl 編寫的sdrAM controler, 雙通道

在AT91SAM7SE上測試sdrAM用的代碼。

DDR（雙速率）sdrAM控制器參考設計verilog代碼

sdrAM Controller 設計詳細文檔

基于sdrAM總線的加速部件核心和相關論文說明

sdrAM的vegilog代碼

三星S3C2410的sdrAM例子代碼