欧美极品少妇xxxxⅹ喷水,禁果av一区二区三区,欧美日本韩国一区二区三区

sdram

同步動態(tài)隨機存取內(nèi)存（synchronousdynamicrandom-accessmemory，簡稱sdram）是有一個同步接口的動態(tài)隨機存取內(nèi)存（DRAM）。通常DRAM是有一個異步接口的，這樣它可以隨時響應控制輸入的變化。而sdram有一個同步接口，在響應控制輸入前會等待一個時鐘信號，這樣就能和計算機的系統(tǒng)總線同步。時鐘被用來驅(qū)動一個有限狀態(tài)機，對進入的指令進行管線(Pipeline)操作。這使得sdram與沒有同步接口的異步DRAM(asynchronousdram)相比，可以有一個更復雜的操作模式。

基于EPM1240的sdram控制器的設計

通過設計基于CPLD 的sdram 控制器接口，可以在STM系列、ARM系列、STC系列等單片機和DSP等微處理器的外部連接sdram，增加系統(tǒng)的存儲空間。

標簽： sdram 1240 EPM 控制器

上傳時間： 2013-11-14

上傳用戶：feifei0302
sdram內(nèi)存詳解

雖然目前sdram內(nèi)存條價格已經(jīng)接底線，內(nèi)存開始向DDR和Rambus內(nèi)存過渡。但是由于DDR內(nèi)存是在sdram基礎上發(fā)展起來的，所以詳細了解sdram內(nèi)存的接口和主板設計方法對于設計基于DDR內(nèi)存的主板不無裨益。

標簽： sdram 內(nèi)存

上傳時間： 2013-11-06

上傳用戶：yelong0614
利用FPGA實現(xiàn)sdram控制器的設計

FPGA的應用，sdram

標簽： sdram FPGA 控制器

上傳時間： 2013-12-19

上傳用戶：daguogai
基于FPGA的DDR2 sdram存儲器用戶接口設計

使用功能強大的FPGA來實現(xiàn)一種DDR2 sdram存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 sdram的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。

標簽： sdram FPGA DDR2 存儲器

上傳時間： 2013-10-14

上傳用戶：zxh122
sdram Controller

sdram Controller

標簽： Controller sdram

上傳時間： 2015-01-01

上傳用戶：asdstation
sdram與DDR布線指南

sdram與DDR布線指南

標簽： sdram DDR 布線

上傳時間： 2013-11-18

上傳用戶：1142895891
ref sdr sdram vhdl代碼

ref-sdr-sdram-vhdl代碼 SDR sdram Controller v1.1 readme.txt This readme file for the SDR sdram Controller includes information that was not incorporated into the SDR sdram Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.

標簽： sdram vhdl ref sdr

上傳時間： 2013-10-23

上傳用戶：半熟1994
sdram原理及應用

一篇簡單的sdram的介紹文檔

標簽： sdram

上傳時間： 2013-10-17

上傳用戶：cicizoe
sdram的verilog的源碼實現(xiàn)

sdram的verilog的源碼實現(xiàn)

標簽： verilog sdram 源碼

上傳時間： 2015-01-09

上傳用戶：huangld
Xilinx sdram控制器VHDL源代碼

Xilinx sdram控制器VHDL源代碼

標簽： Xilinx sdram VHDL 控制器

上傳時間： 2014-01-14

上傳用戶：gdgzhym

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

sdram

基于EPM1240的sdram控制器的設計

sdram內(nèi)存詳解

利用FPGA實現(xiàn)sdram控制器的設計

基于FPGA的DDR2 sdram存儲器用戶接口設計

sdram Controller

sdram與DDR布線指南

ref sdr sdram vhdl代碼

sdram原理及應用

sdram的verilog的源碼實現(xiàn)

Xilinx sdram控制器VHDL源代碼