基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn)：在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。
標(biāo)簽： FPGA CPU MIPS 控制器
上傳時(shí)間： 2013-08-06
上傳用戶：qw12
FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器，本文基于DDS的基本原理,利用Altera公司的FPGA芯片F(xiàn)LEX10系列器件完成了一個(gè)DDS系統(tǒng)的設(shè)計(jì)。
標(biāo)簽： FPGA 數(shù)字頻率合成器
上傳用戶：wangzhen1990
FPGA和嵌入式處理器實(shí)現(xiàn)低成本智能顯示模塊,并帶有部分源程序
標(biāo)簽： FPGA 嵌入式處理器 分 顯示模塊
上傳用戶：libinxny
是一些很好的FPGA設(shè)計(jì)實(shí)例，對(duì)初學(xué)者很好，我就是學(xué)這個(gè)入門的
標(biāo)簽： FPGA 設(shè)計(jì)實(shí)例
上傳用戶：zhangchu0807
FPGA 設(shè)計(jì)的四種常用思想與技巧，常用的FPGA技巧。
標(biāo)簽： FPGA
上傳用戶：lhll918
從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無(wú)線電平臺(tái)。重點(diǎn)研究了該實(shí)驗(yàn)平臺(tái)多模式\\\\\\\\r\\\\\\\\n數(shù)字調(diào)制解調(diào)的硬件實(shí)現(xiàn)結(jié)構(gòu)、軟件實(shí)現(xiàn)結(jié)構(gòu)和不同模式之間的切換等，充分體現(xiàn)了軟件無(wú)線電系統(tǒng)的靈活性、\\\\\\\\r\\\\\\\\n開放性和兼容性等特點(diǎn)。
標(biāo)簽： FPGA DSP 軟件 硬件
上傳用戶：miaochun888
關(guān)于FPGA一本不錯(cuò)的書，里面有FPGA的基礎(chǔ)知識(shí)，推薦給大家！FPGA學(xué)習(xí)資料
上傳用戶：凌云御清風(fēng)
可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
標(biāo)簽： verilog fpga vhdl pld
上傳用戶：李彥東
FFT處理器的FPGA設(shè)計(jì)方法，適合做信號(hào)處理的技術(shù)人員參考，用FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA FFT 處理器 設(shè)計(jì)方法
上傳用戶：bensonlly
利用FPGA來(lái)實(shí)現(xiàn)一個(gè)簡(jiǎn)單的醫(yī)療呼叫系統(tǒng)，使用語(yǔ)言VERILOG
標(biāo)簽： FPGA 呼叫系統(tǒng)
上傳用戶：kytqcool
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
