這是我的FPGA的板子，用以產(chǎn)生任意波形
標(biāo)簽： FPGA
上傳時間： 2013-08-22
上傳用戶：gxrui1991
介紹FPGA/CPLD設(shè)計的指導(dǎo)性原則，如FPGA設(shè)計的基本原則，基本思想，基本操作技巧，常用模塊等。
標(biāo)簽： FPGA CPLD
上傳用戶：1421706030
基于ARM和FPGA的嵌入式CCD采集系統(tǒng)的一篇論文，寫的不錯，值得參考
標(biāo)簽： FPGA ARM CCD 嵌入式
上傳用戶：nostopper
高級FPGA 教學(xué)實驗平臺實驗指導(dǎo)書－邏輯設(shè)計
標(biāo)簽： FPGA 教學(xué)實驗 實驗指導(dǎo)書 邏輯設(shè)計
上傳用戶：sunshie
介紹如何用FPGA實現(xiàn)網(wǎng)絡(luò)視頻傳輸?shù)脑O(shè)計論文，很有參考價值。
標(biāo)簽： FPGA 網(wǎng)絡(luò)視頻 傳輸 論文
上傳用戶：jisujeke
本文是在FPGA下，實現(xiàn)的有關(guān)接收機位同步電路文章，介紹了實現(xiàn)的方法等。
上傳用戶：yjj631
Run Pac-man Game Based on 8086/8088 FPGA IP Core
標(biāo)簽： Pac-man Based Game 8086
上傳時間： 2013-08-23
上傳用戶：JamesB
FPGA系統(tǒng)的sram的軟仿真設(shè)計，可以實現(xiàn)按位寫，按位讀。
標(biāo)簽： FPGA sram 仿真設(shè)計
上傳用戶：wsq921779565
用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線
標(biāo)簽： FPGA 大型 計時
上傳用戶：q986086481
FFT處理器的FPGA設(shè)計,詳細論證設(shè)計方案，希望對大家有所幫助。
標(biāo)簽： FPGA FFT 處理器 設(shè)計方案
上傳用戶：ouyangtongze
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
