<rt id="kwkk4"></rt>
<li id="kwkk4"></li> 第9章 通用IO接口.wmv 32.3M第8章 嵌入式系統(tǒng)UC OS-Ⅱ.wmv 27.9M第7章 嵌入式實(shí)時(shí)操作系統(tǒng)FREERTOS.wmv 44M第6章 基于ARM CORTEX-M3的STM32應(yīng)用編程.wmv 32.9M第5章 ARM CORTEX-M3指令集.wmv 26M第4章 搭建ARM嵌入式開發(fā)平臺(tái).wmv 48.9M第3章 ARM處理器構(gòu)架.wmv 42.7M第2章 嵌入式操作系統(tǒng)簡(jiǎn)介.wmv 43.9M第23章 嵌入式系統(tǒng)UC OS-Ⅱ的移植.wmv 18.5M第22章 嵌入式實(shí)時(shí)操作系統(tǒng)FREERTOS的移植.wmv 17.8M第21章 電源控制(PWR).wmv 25.7M第20章 DMA控制器.wmv 18.2M第1章 嵌入式系統(tǒng)開發(fā)概述.wmv 40.5M第19章 備份寄存器(BKP).wmv 16.1M第18章 看門狗系統(tǒng).wmv 20.7M第17章 時(shí)鐘控制系統(tǒng).wmv 32.6M第16章 高級(jí)控制定時(shí)器系統(tǒng).wmv 45.9M第15章 通用定時(shí)器系統(tǒng).wmv 35.2M第14章 同步串行通信接口.wmv 35.5M第13章 異步串行通信接口.wmv 38.7M第12章 中斷系統(tǒng).wmv 33M第11章 ADC系統(tǒng).wmv 50.4M第10章 FLASH.wmv 23.6M
標(biāo)簽： 嵌入式
上傳時(shí)間： 2022-06-14
上傳用戶：
將STM32的I2S口配置成32BIT/64fs格式的數(shù)據(jù)，以48k/44.1k/16k等可配置速率輸出。程序中包含了CAN接收，ADC內(nèi)容控制輸出頻率和音量，DMA模式I2S輸出等內(nèi)容。此程序已經(jīng)經(jīng)過驗(yàn)證。
上傳時(shí)間： 2022-06-15
上傳用戶：
計(jì)算機(jī)基本知識(shí)、SPI總線說明串行外圍設(shè)備接口SPI（serial peripheral interface）總線技術(shù)是Motorola公司推出的一種同步串行接口，Motorola公司生產(chǎn)的絕大多數(shù)MCU（微控制器）都配有SPI硬件接口，如68系列MCU，SPI用于CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI可以同時(shí)發(fā)出和接收串行數(shù)據(jù)。它只需四條線就可以完成MCU與各種外圍器件的通訊，這四條線是：串行時(shí)鐘線（CSK）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線（MISO）主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線（MOSD）、低電平有效從機(jī)選擇線es。這些外圍器件可以是簡(jiǎn)單的TTL移位寄存器，復(fù)雜的LCD顯示驅(qū)動(dòng)器，A/D.D/A轉(zhuǎn)換子系統(tǒng)或其他的MCU，當(dāng)SPI工作時(shí)，在移位寄存器中的數(shù)據(jù)逐位從輸出引腳（MOSI）輸出（高位在前），同時(shí)從輸入引腳（MISO）接收的數(shù)據(jù)逐位移到移位寄存器（高位在前），發(fā)送一個(gè)字節(jié)后，從另一個(gè)外圍器件接收的字節(jié)數(shù)據(jù)進(jìn)入移位寄存器中。主SPI的時(shí)鐘信號(hào)（SCK）使傳輸同步，其典型系統(tǒng)框圖如下圖所示。
上傳時(shí)間： 2022-06-19
上傳用戶：
本文主要由7 項(xiàng)內(nèi)容介紹SPI并會(huì)在最后附上測(cè)試源碼供參考：1. SPI的通信協(xié)議2. SPI通信初始化(以STM32為從機(jī)， LPC1114為主機(jī)介紹)3. SPI的讀寫函數(shù)4. SPI的中斷配置5. SPI的SMA操作6. 測(cè)試源碼7. 易出現(xiàn)的問題及原因和解決方法一、SPI的通信協(xié)議SPI（Serial Peripheral Interface）是一種串行同步通訊協(xié)議，由一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備組成，主設(shè)備啟動(dòng)一個(gè)與從設(shè)備的同步通訊，從而完成數(shù)據(jù)的交換。SPI 接口一般由4 根線組成， CS片選信號(hào)（有的單片機(jī)上也稱為NSS），SCLK時(shí)鐘信號(hào)線， MISO數(shù)據(jù)線（主機(jī)輸入從機(jī)輸出），MOSI數(shù)據(jù)線（主機(jī)輸出從機(jī)輸入） ，CS 決定了唯一的與主設(shè)備通信的從設(shè)備，如沒有CS 信號(hào)，則只能存在一個(gè)從設(shè)備，主設(shè)備通過產(chǎn)生移位時(shí)鐘信號(hào)來發(fā)起通訊。通訊時(shí)主機(jī)的數(shù)據(jù)由MISO輸入，由MOSI輸出，輸入的數(shù)據(jù)在時(shí)鐘的上升或下降沿被采樣，輸出數(shù)據(jù)在緊接著的下降或上升沿被發(fā)出（具體由SPI的時(shí)鐘相位和極性的設(shè)置而決定） 。二、以STM32為例介紹SPI通信1. STM32f103 帶有3 個(gè)SPI模塊其特性如下：2 SPI
上傳時(shí)間： 2022-06-22
上傳用戶：
一、STM32CubeMX 相關(guān)配置如下圖1、配置TX和RX管腳。選著異步通訊2、設(shè)置基本參數(shù)3、進(jìn)入配置界面配置DMA 將RX配置為循環(huán)模式， TX 配置為正常模式4、點(diǎn)擊自動(dòng)生成代碼5、簡(jiǎn)單通訊代碼如下5、Keil 相關(guān)配置最后點(diǎn)擊調(diào)試最后演示結(jié)果：
上傳時(shí)間： 2022-06-24
上傳用戶：
pwm+dma的方式控制，實(shí)現(xiàn)全彩變化。
上傳時(shí)間： 2022-07-02
上傳用戶：zhaiyawei
MT2625 DatasheetVersion: 1.2Release date: 31 January 2018NB-IoT transceiver? Compliant with 3GPP R13/R14 NB-IoT standard? Supports DL 200kHz bandwidth/UL single tone and multi-tone? Supported RF bands: B1/B2/B3/B5/B8/B11/B12/B13/B17/B18/B19/B20/B21/B25/B26/B28/B31/B66/B70/B71? Supports PSM and eDRX modeMicrocontroller subsystem? ARM? Cortex?-M4 with FPU and MPU? 14 DMA channels? One RTC timer, one 64-bit and five 32-bit general purpose timers? Development support: SWD, JTAG? Crypto engineo AES 128, 192, 256 bitso DES, 3DESo MD5, SHA-1, 224, 256, 384, 512? True random number generator? JTAG password protection
標(biāo)簽： MT2625
上傳時(shí)間： 2022-07-04
上傳用戶：
1.深入研究PCIe和千兆以太網(wǎng)，了解PCIe和千兆以太網(wǎng)的技術(shù)優(yōu)勢(shì)，具體分析PCle和千兆以太網(wǎng)的傳輸協(xié)議，詳細(xì)說明PCleTLP數(shù)據(jù)包格式和以太網(wǎng)標(biāo)2.完成PCIe DMA數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端的驅(qū)動(dòng)和C應(yīng)用程序開發(fā)。FPGA端基于PCle IP Core完成了發(fā)送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設(shè)計(jì)。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸?shù)臅r(shí)序。PC端采用WinDriver進(jìn)行PCle的驅(qū)動(dòng)開發(fā)，并根據(jù)WinDriver提供的驅(qū)動(dòng)API函數(shù)完成C應(yīng)用程序的設(shè)計(jì)。3.完成千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端Winpcap應(yīng)用程序開發(fā)。FPGA端基于嵌入式三態(tài)以太網(wǎng)MACIPCore，設(shè)計(jì)了發(fā)送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸經(jīng)過Locallink接口和Client用戶接口上的傳輸時(shí)序。PC端采用Winpcap提供的網(wǎng)絡(luò)編程完成了C應(yīng)用程序的設(shè)計(jì)，實(shí)現(xiàn)了捕獲FPGA端發(fā)送的數(shù)據(jù)包以及發(fā)送原始數(shù)據(jù)包至FPGA端的功能。4.PCIe DMA數(shù)據(jù)傳輸系統(tǒng)和千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)在Xilinx ML507開發(fā)板上進(jìn)行了性能測(cè)試。記錄FPGA與PC間進(jìn)行讀寫測(cè)試的結(jié)果，驗(yàn)證這兩個(gè)系統(tǒng)的可用性和穩(wěn)定性，最后分析了影響系統(tǒng)傳輸速率的原因以及系統(tǒng)目前仍存在的不足。
標(biāo)簽： fpga pc pcie 以太網(wǎng) 通信
上傳時(shí)間： 2022-07-11
上傳用戶：xsr1983
由創(chuàng)龍工程師聯(lián)合一眾電子開發(fā)愛好者聯(lián)合翻譯的最新TMS320F2837xD中文翻譯數(shù)據(jù)手冊(cè)現(xiàn)在可以下載了。再也不用打開著某某翻譯詞典，一邊翻譯，一邊忍受著非專業(yè)的詞匯的痛苦了。主要圍繞TL2837x-EasyEVM是一款基于創(chuàng)龍SOM-TL2837x核心板所設(shè)計(jì)的高端單/雙核浮點(diǎn)開發(fā)板，它為用戶提供了SOM-TL2837x核心板的測(cè)試平臺(tái)，用于快速評(píng)估SOM-TL2837x核心板的整體性能。TL2837x-EasyEVM底板采用沉金無鉛工藝的2層板設(shè)計(jì)，不僅提供系統(tǒng)驅(qū)動(dòng)源碼、豐富的Demo程序、完整的軟件開發(fā)包，以及詳細(xì)的TMS320F28x系統(tǒng)開發(fā)文檔，還協(xié)助客戶進(jìn)行底板的開發(fā)，提供長(zhǎng)期、全面的技術(shù)支持，幫助客戶以最快的速度進(jìn)行產(chǎn)品的二次開發(fā)，實(shí)現(xiàn)產(chǎn)品的快速上市。
標(biāo)簽： TMS320F28377
上傳時(shí)間： 2022-07-21
上傳用戶：
CPU:MSP430系列單片機(jī)的CPU和通用微處理器基本相同，只是在設(shè)計(jì)上采用了面向控制的結(jié)構(gòu)和指令系統(tǒng)。MSP430的內(nèi)核CPU結(jié)構(gòu)是按照精簡(jiǎn)指令集和高透明的宗旨而設(shè)計(jì)的，使用的指令有硬件執(zhí)行的內(nèi)核指令和基于現(xiàn)有硬件結(jié)構(gòu)的仿真指令。這樣可以提高指令執(zhí)行速度和效率，增強(qiáng)了MSP430的實(shí)時(shí)處理能力。存儲(chǔ)器：存儲(chǔ)程序、數(shù)據(jù)以及外圍模塊的運(yùn)行控制信息。有程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。對(duì)程序存儲(chǔ)器訪問總是以字形式取得代碼，而對(duì)數(shù)據(jù)可以用字或字節(jié)方式訪問。其中MSP430各系列單片機(jī)的程序存儲(chǔ)器有ROM、OTP、EPROM和FLASH型。外圍模塊：經(jīng)過MAB、MDB、中斷服務(wù)及請(qǐng)求線與CPU相連。MSP430不同系列產(chǎn)品所包含外圍模塊的種類及數(shù)目可能不同。它們分別是以下一些外圍模塊的組合：時(shí)鐘模塊、看門狗、定時(shí)器A、定時(shí)器B、比較器A、串口0、1、硬件乘法器、液晶驅(qū)動(dòng)器、模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、端口、基本定時(shí)器、DMA控制器等。
上傳時(shí)間： 2022-07-28
上傳用戶：slq1234567890
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="2s6wo"></center>
