Guide to HDL Coding Styles for Synthesis
這篇文章討論了不同HDL代碼的編寫方式，對綜合結果的影響。閱讀本文對深入了解綜合工具和提高HDL的編寫水平有不少幫助，原文時針對Synopsys的綜合軟件論述的，但對所有綜合軟件，都有普遍的借鑒意...
synthesis技術資料
?? 資源總數：82
?? 源代碼：10177
?? synthesis全部資料 (82個)
Creating Safe State Machines(Mentor)
Finite state machines are widely used in digital circuit designs. Generally, when designi...
一種8位單片機中ALU的改進設計
文章提出了一種精簡指令集8 位單片機中, 算術邏輯單元的工作原理。在此基礎上, 對比傳統PIC 方案、以及在ALU 內部再次采用流水線作業的332 方案、44 方案, 并用Synopsys 綜合工具實...
FPGA_Synthesis_with_the_Synplify_Pro_Tool
FPGA Synthesis with the Synplify_Pro Tool...
FPGA_Synthesis_with_the_Synplify_Pro_Tool
FPGA Synthesis with the Synplify_Pro Tool...
Guide to HDL Coding Styles for Synthesis
這篇文章討論了不同HDL代碼的編寫方式，對綜合結果的影響。閱讀本文對深入了解綜合工具和提高HDL的編寫水平有不少幫助，原文時針對Synopsys的綜合軟件論述的，但對所有綜合軟件，都有普遍的借鑒意...
Creating Safe State Machines(Mentor)
Finite state machines are widely used in digital circuit designs. Generally, when designi...
基于Verilog HDL設計的多功能數字鐘
本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim...
IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth
IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth...
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) de
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) de...