亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

top-<b>Down</b>

  • 交織與解交織的算法研究及FPGA實現

    本文主要研究了數字聲音廣播系統(DAB)內交織器與解交織器的算法及硬件實現方法。時間交織器與解交織器的硬件實現可以有幾種實現方案,本文對其性能進行了分析比較,選擇了一種工程中實用的設計方案進行設計,并將設計結果以FPGA設計驗證。時間解交織器的交織速度、電路面積、占用內存、是設計中主要因素,文中采用了單口SRAM實現,減少了對存儲器的使用,利用lC設計的優化設計方法來改善電路的面積。硬件實現是采用工業EDA標準Top-to-Down設計思想來設計時間解交織,使用verilogHDL硬件描述語言來描述解交織器,用Cadence Nc-verilog進行仿真,Debussy進行debug,在Altera公司的FPGA開發板上進行測試,然后用ASIC實現。測試結果證明:時間解交織器的輸出正確,實現速度較快,占用面積較小。

    標簽: FPGA 算法研究

    上傳時間: 2013-04-24

    上傳用戶:梧桐

  • 基于FPGA的PCI接口的設計

    PCI(Peripheral Component Interconnect)局部總線是微型計算機中處理器、存儲器與外圍控制部件、擴展卡之間的互連接口,由于其速度快、可靠性高、成本低、兼容性好等特點,在各種計算機總線標準占有重要地位,基于PCI標準的接口設計已經成為相關項目開發中的一個重要的選擇。    目前,現場可編程門陣列FPGA(Field Programmable Gates)得到了廣泛應用。由于其具有規模大,開發過程投資小,可反復編程,且支持軟硬件協同設計等特點,因此已逐步成為復雜數字硬件電路設計的首選。    PCI接口的開發有多種方法,主要有兩種:一是使用專用接口芯片,二是使用可編程邏輯器件,如FPGA。本論文基于成本和實際需要的考慮,采用第二種方法進行設計。    本論文采用自上而下(Top-To-Down)和模塊化的設計方法,使用FPGA和硬件描述語言(VHDL和Verilog HDL)設計了一個PCI接口核,并通過自行設計的試驗板對其進行驗證。為使設計準確可靠,在具體模塊的設計中廣泛采用流水線技術和狀態機的方法。    論文最終設計完成了一個33M32位的PCI主從接口,并把它作為以NIOSⅡ為核心的SOPC片內外設,與通用計算機成功進行了通訊。    論文對PCI接口進行了功能仿真,仿真結果和PCI協議的要求一致,表明本論文設計正確。把設計下載進FPGA芯片EP2C8Q208C7之后,論文給出了使用SIGNALTAPⅡ觀察到的信號實際波形,波形顯示PCI接口能夠滿足本設計中系統的需要。本文最后還給出試驗板的具體設計步驟及驅動程序的安裝。

    標簽: FPGA PCI 接口的設計

    上傳時間: 2013-07-28

    上傳用戶:372825274

  • 微電腦型數學演算式隔離傳送器

    特點: 精確度0.1%滿刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩定性高

    標簽: 微電腦 數學演算 隔離傳送器

    上傳時間: 2014-12-23

    上傳用戶:ydd3625

  • 微電腦型數學演算式雙輸出隔離傳送器

    特點(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設計(Wide input range for auxiliary power) 尺寸小,穩定性高(Dimension small and High stability)

    標簽: 微電腦 數學演算 輸出 隔離傳送器

    上傳時間: 2013-11-24

    上傳用戶:541657925

  • 80C51特殊功能寄存器地址表

    /*--------- 8051內核特殊功能寄存器 -------------*/ sfr ACC = 0xE0;             //累加器 sfr B = 0xF0;  //B 寄存器 sfr PSW    = 0xD0;           //程序狀態字寄存器 sbit CY    = PSW^7;       //進位標志位 sbit AC    = PSW^6;        //輔助進位標志位 sbit F0    = PSW^5;        //用戶標志位0 sbit RS1   = PSW^4;        //工作寄存器組選擇控制位 sbit RS0   = PSW^3;        //工作寄存器組選擇控制位 sbit OV    = PSW^2;        //溢出標志位 sbit F1    = PSW^1;        //用戶標志位1 sbit P     = PSW^0;        //奇偶標志位 sfr SP    = 0x81;            //堆棧指針寄存器 sfr DPL  = 0x82;            //數據指針0低字節 sfr DPH  = 0x83;            //數據指針0高字節 /*------------ 系統管理特殊功能寄存器 -------------*/ sfr PCON  = 0x87;           //電源控制寄存器 sfr AUXR = 0x8E;              //輔助寄存器 sfr AUXR1 = 0xA2;             //輔助寄存器1 sfr WAKE_CLKO = 0x8F;        //時鐘輸出和喚醒控制寄存器 sfr CLK_DIV  = 0x97;          //時鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1;        //總線速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE     = 0xA8;           //中斷允許寄存器 sbit EA    = IE^7;  //總中斷允許位  sbit ELVD  = IE^6;           //低電壓檢測中斷控制位 8051

    標簽: 80C51 特殊功能寄存器 地址

    上傳時間: 2013-10-30

    上傳用戶:yxgi5

  • TLC2543 中文資料

    TLC2543是TI公司的12位串行模數轉換器,使用開關電容逐次逼近技術完成A/D轉換過程。由于是串行輸入結構,能夠節省51系列單片機I/O資源;且價格適中,分辨率較高,因此在儀器儀表中有較為廣泛的應用。 TLC2543的特點 (1)12位分辯率A/D轉換器; (2)在工作溫度范圍內10μs轉換時間; (3)11個模擬輸入通道; (4)3路內置自測試方式; (5)采樣率為66kbps; (6)線性誤差±1LSBmax; (7)有轉換結束輸出EOC; (8)具有單、雙極性輸出; (9)可編程的MSB或LSB前導; (10)可編程輸出數據長度。 TLC2543的引腳排列及說明    TLC2543有兩種封裝形式:DB、DW或N封裝以及FN封裝,這兩種封裝的引腳排列如圖1,引腳說明見表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double  sum_final1; double  sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe};  void delay(unsigned char b)   //50us {           unsigned char a;           for(;b>0;b--)                     for(a=22;a>0;a--); }  void display(uchar a,uchar b,uchar c,uchar d) {    P0=duan[a]|0x80;    P2=wei[0];    delay(5);    P2=0xff;    P0=duan[b];    P2=wei[1];    delay(5);   P2=0xff;   P0=duan[c];   P2=wei[2];   delay(5);   P2=0xff;   P0=duan[d];   P2=wei[3];   delay(5);   P2=0xff;   } uint read(uchar port) {   uchar  i,al=0,ah=0;   unsigned long ad;   clock=0;   _cs=0;   port<<=4;   for(i=0;i<4;i++)  {    d_in=port&0x80;    clock=1;    clock=0;    port<<=1;  }   d_in=0;   for(i=0;i<8;i++)  {    clock=1;    clock=0;  }   _cs=1;   delay(5);   _cs=0;   for(i=0;i<4;i++)  {    clock=1;    ah<<=1;    if(d_out)ah|=0x01;    clock=0; }   for(i=0;i<8;i++)  {    clock=1;    al<<=1;    if(d_out) al|=0x01;    clock=0;  }   _cs=1;   ad=(uint)ah;   ad<<=8;   ad|=al;   return(ad); }  void main()  {   uchar j;   sum=0;sum1=0;   sum_final=0;   sum_final1=0;    while(1)  {              for(j=0;j<128;j++)          {             sum1+=read(1);             display(a1,b1,c1,d1);           }            sum=sum1/128;            sum1=0;            sum_final1=(sum/4095)*5;            sum_final=sum_final1*1000;            a1=(int)sum_final/1000;            b1=(int)sum_final%1000/100;            c1=(int)sum_final%1000%100/10;            d1=(int)sum_final%10;            display(a1,b1,c1,d1);           }         } 

    標簽: 2543 TLC

    上傳時間: 2013-11-19

    上傳用戶:shen1230

  • AVR單片機數碼管秒表顯示

    #include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,

    標簽: AVR 單片機 數碼管

    上傳時間: 2013-10-21

    上傳用戶:13788529953

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-11-06

    上傳用戶:smallfish

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-10-13

    上傳用戶:lml1234lml

  • 題目:利用條件運算符的嵌套來完成此題:學習成績>=90分的同學用A表示

    題目:利用條件運算符的嵌套來完成此題:學習成績>=90分的同學用A表示,60-89分之間的用B表示,60分以下的用C表示。 1.程序分析:(a>b)?a:b這是條件運算符的基本例子。

    標簽: gt 90 運算符 嵌套

    上傳時間: 2015-01-08

    上傳用戶:lifangyuan12

主站蜘蛛池模板: 桐柏县| 高雄县| 铜川市| 闽侯县| 康平县| 芒康县| 公安县| 屏南县| 邮箱| 新河县| 屏边| 新平| 乐昌市| 察隅县| 泰安市| 温州市| 绩溪县| 景宁| 噶尔县| 大埔县| 宣城市| 叙永县| 布拖县| 铅山县| 灵台县| 福建省| 桃江县| 水城县| 浏阳市| 吐鲁番市| 新田县| 长宁县| 翁源县| 临沂市| 万载县| 涟水县| 武宁县| 陇南市| 荔浦县| 手游| 桑植县|