<nav id="agake"></nav>
LM3S系列UART例程：以FIFO中斷方式接收
標(biāo)簽： LM3S FIFO UART 中斷方式
上傳時(shí)間： 2013-06-12
上傳用戶：米卡
《深入理解Android：卷I》,講述android開發(fā)中的要點(diǎn)，免分分享個(gè)大家！
標(biāo)簽： Android
上傳時(shí)間： 2013-04-24
上傳用戶：diamondsGQ
全面模仿AVR的UART功能，與AVR直接實(shí)現(xiàn)接口調(diào)試。資料全面完整。
標(biāo)簽： UART AVR 模
上傳時(shí)間： 2013-08-05
上傳用戶：yzhl1988
基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道，不用再說了吧，
標(biāo)簽： FPGA CPLD UART
上傳時(shí)間： 2013-08-09
上傳用戶：zcs023047
用FPGA器件實(shí)現(xiàn)UART核心功能的一種方法.doc
標(biāo)簽： FPGA UART 器件 核心
上傳時(shí)間： 2013-08-14
上傳用戶：1583060504
]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容，\r\n同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
標(biāo)簽： CPLD 如何利用 單片機(jī) 并行
上傳用戶：xa_lgy
用fpga設(shè)計(jì)uart的案例,word格式
標(biāo)簽： fpga uart 案例
上傳時(shí)間： 2013-08-15
上傳用戶：zhangxin
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功
標(biāo)簽： verilog FPGA uart 控制器
上傳用戶：qazxsw
:針對(duì)現(xiàn)場可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
標(biāo)簽： FPGA 雙向端口
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
一個(gè)UART的FPGA core，附有詳細(xì)的代碼閱讀筆記
標(biāo)簽： UART FPGA core
上傳時(shí)間： 2013-08-24
上傳用戶：stella2015
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="kiqmo"></rt>
