亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

uart-sram

  • ZBT SRAM控制器參考設計,xilinx提供VHDL代碼

    ZBT SRAM控制器參考設計,xilinx提供VHDL代碼 Description:   Contains the following files     readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform:   All Installation/Use:   Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.

    標簽: xilinx SRAM VHDL ZBT

    上傳時間: 2013-11-24

    上傳用戶:31633073

  • UART 4 UART參考設計,Xilinx提供VHDL代碼

    UART 4 UART參考設計,Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders:  \vhdl_source  -- Source VHDL files:      uart.vhd  - top level file      txmit.vhd - transmit portion of uart      rcvr.vhd -  - receive portion of uart \vhdl_testfixture  -- VHDL Testbench files. This files only include the testbench behavior, they         do not instantiate the DUT. This can easily be done in a top-level VHDL          file or a schematic. This folder contains the following files:      txmit_tb.vhd  -- Test bench for txmit.vhd.      rcvr_tf.vhd  -- Test bench for rcvr.vhd.

    標簽: UART Xilinx VHDL 參考設計

    上傳時間: 2013-11-07

    上傳用戶:jasson5678

  • AD接收UART發送模塊

    AD接收UART發送模塊

    標簽: UART 接收 發送 模塊

    上傳時間: 2013-10-28

    上傳用戶:zhang_yi

  • 基于SRAM的微控制器提供更優的安全性

    無論是自動應答機、護照/身份驗證設備,或者是便利店內的銷售點終端,都有一些重要信息,例如口令、個人身份識別號(PIN)、密鑰和專有加密算法等,需要特別保護以防失竊。金融服務領域采用了各種精細的策略和程序來保護硬件和軟件。因此,對于金融交易系統的設計者來講,在他設計一個每年要處理數十億美元業務的設備時,必將面臨嚴峻挑戰。為確保可信度,一個支付系統必須具有端到端的安全性。中央銀行的服務器通常放置在一個嚴格限制進入的建筑物內,周圍具有嚴密的保護,但是遠端的支付終端位于公共場所,很容易遭受竊賊侵襲。盡管也可以將微控制器用保護外殼封閉起來,并附以防盜系統,一個有預謀的攻擊者仍然可以切斷電源后突破防盜系統。外殼可以被打開,如果將外殼與微控制器的入侵響應加密邊界相聯結,對于安全信息來講就增加了一道保護屏障。為了實現真正的安全性,支付系統應該將入侵響應技術建立在芯片內部,并使用可以信賴的運算內核。這樣,執行運算的芯片在發生入侵事件時就可以迅速刪除密鑰、程序和數據存儲器,實現對加密邊界的保護1。安全微控制器最有效的防護措施就是,在發現入侵時迅速擦除存儲器內容。DS5250安全型高速微控制器就是一個很好的典范,它不僅可以擦除存儲器內容,而且還是一個帶有SRAM程序和數據存儲器的廉價的嵌入式系統。物理存儲器的信心保證多數嵌入式系統采用的是通用計算機,而這些計算機在設計時考慮更多的是靈活性和調試的便利性。這些優點常常又會因引入安全缺口而成為其缺陷2。竊賊的首個攻擊點通常是微控制器的物理存儲器,因此,對于支付終端來講,采用最好的存儲技術尤其顯得重要。利用唾手可得的邏輯分析儀,例如Hewlett-Packard的HP16500B,很容易監視到地址和數據總線上的電信號,它可能會暴露存儲器的內容和私有數據,例如密鑰。防止這種竊聽手段最重要的兩個對策是,在存儲器總線上采用強有力的加密措施,以及選擇在沒有電源時也能迅速擦除的存儲技術。有些嵌入式系統試圖采用帶內部浮置柵存儲器(例如EPROM或閃存)的微控制器來獲得安全性。最佳的存儲技術應該能夠擦除其內容,防止泄密。但紫外可擦除的EPROM不能用電子手段去擦除,需要在紫外燈光下照射數分鐘才可擦除其內容,這就增加了它的脆弱性。閃存或EEPROM要求處理器保持工作,并且電源電壓在規定的工作范圍之內,方可成功完成擦除。浮置柵存儲技術對于安全性應用來講是很壞的選擇,當電源移走后,它們的狀態會無限期地保持,給竊賊以無限長的時間來找尋敏感數據。更好的辦法是采用象SRAM這樣的存儲技術,當電源被移走或入侵監測電路被觸發時以下述動作之一響應:• 當電源被移走后存儲器復零。• 入侵監測電路在數納秒內擦除內部存儲器和密鑰。• 外部存儲器在應用軟件的控制下以不足100ns的寫時間進行擦除。

    標簽: SRAM 微控制器 安全性

    上傳時間: 2013-11-14

    上傳用戶:dick_sh

  • 基于TI公司Cortex-M3的uart超級通信開發

    嵌入式 基于TI公司Cortex-M3的uart超級通信開發 實現兩個數相加求和

    標簽: Cortex-M uart TI公司 超級

    上傳時間: 2013-11-18

    上傳用戶:shuizhibai

  • 基于FPGA和UART的MCU總線數據采集系統設計

    為了實現某生產線上MCU的數據采集,設計了一種基于FPGA和UART的數據采集系統,并完成系統的軟硬件設計。整個設計完全采用硬件邏輯VHDL語言,集成在一枚Altera的cyclone芯片內,設計了單片機總線與FPGA接口邏輯,數據緩存的雙端口RAM、FIFO和UART串行發送模塊。通過仿真和實際應用證明系統的準確性,該方法和理念具有一定的通用性,為數據采集系統的設計提供了一個新思路,使系統更緊湊,易維護,更可靠。

    標簽: FPGA UART MCU 總線

    上傳時間: 2013-10-11

    上傳用戶:lliuhhui

  • 基于NiosⅡ的UART設計與實現

    設計了一種基于NiosⅡ的UART系統,采用軟硬件協作設計的思想調用了UART核并通過編譯相關軟件驅動的方式實現RS232協議的通信。首先介紹了UART的協議原理,然后描述了基本的硬件構造和軟件編程方法。編譯仿真無誤后下載到芯片通過串口調試軟件進行了調試驗證。

    標簽: Nios UART

    上傳時間: 2013-10-27

    上傳用戶:huyahui

  • SmartARM9B92工控教學開發平臺簡介

    SmartARM9B92 是由廣州致遠電子有限公司完全按照工業級標準(EMC/EMI)設計開發的一款通用工控/教學開發平臺,其核心控制器采用了TI 公司最新推出的LM3S9000 系列芯片。LM3S9000 在通用處理性能方面取得了最新突破,實現了連接性、存儲器配置與高級運動控制的完美結合。SmartARM9B92 開發平臺提供了豐富的接口:外部總線接口(EPI)、USB OTG 接口、10/100Mbps 以太網接口、帶電氣隔離的CAN 接口、電機驅動板接口、帶電氣隔離的RS-485 接口、I2S 音頻接口、UART/Modem 接口和SD 卡接口等,同時集成了大容量存儲器,包括SRAM、SDRAM、NOR Flash 和NAND Flash。SmartARM9B92平臺將LM3S9B92 的功能特性發揮的淋漓盡致,最大程度上滿足客戶的應用需求。

    標簽: SmartARM9 SmartARM B92 9B

    上傳時間: 2013-10-31

    上傳用戶:hewenzhi

  • ZBT SRAM控制器參考設計,xilinx提供VHDL代碼

    ZBT SRAM控制器參考設計,xilinx提供VHDL代碼 Description:   Contains the following files     readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform:   All Installation/Use:   Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.

    標簽: xilinx SRAM VHDL ZBT

    上傳時間: 2013-10-25

    上傳用戶:peterli123456

  • UART 4 UART參考設計,Xilinx提供VHDL代碼

    UART 4 UART參考設計,Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders:  \vhdl_source  -- Source VHDL files:      uart.vhd  - top level file      txmit.vhd - transmit portion of uart      rcvr.vhd -  - receive portion of uart \vhdl_testfixture  -- VHDL Testbench files. This files only include the testbench behavior, they         do not instantiate the DUT. This can easily be done in a top-level VHDL          file or a schematic. This folder contains the following files:      txmit_tb.vhd  -- Test bench for txmit.vhd.      rcvr_tf.vhd  -- Test bench for rcvr.vhd.

    標簽: UART Xilinx VHDL 參考設計

    上傳時間: 2013-11-02

    上傳用戶:18862121743

主站蜘蛛池模板: 耿马| 手游| 西盟| 利津县| 会理县| 霍林郭勒市| 拜城县| 六盘水市| 南昌市| 海口市| 海口市| 高雄市| 突泉县| 大名县| 临武县| 陆良县| 论坛| 汤原县| 海城市| 韶关市| 庄河市| 梓潼县| 宁陵县| 澎湖县| 剑河县| 吉林市| 芜湖县| 东乡县| 富锦市| 诏安县| 平江县| 观塘区| 屯留县| 库伦旗| 阜南县| 集贤县| 喜德县| 彰武县| 勃利县| 江达县| 甘洛县|