亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

uart-test

  • 這是xilinx公司的uart源代碼

    這是xilinx公司的uart源代碼,希望對需要的朋友有所幫助

    標簽: xilinx uart 源代碼

    上傳時間: 2013-12-25

    上傳用戶:lhc9102

  • AVR單片機通用異步收發器UART操作

    AVR單片機通用異步收發器UART操作,可共初級AVR單片機學習者學習,調試。

    標簽: UART AVR 單片機 異步收發器

    上傳時間: 2016-06-19

    上傳用戶:1109003457

  • s3c2410勤研的開發板的測試程序.可以測試通用的s3c2410芯片的各個功能,包括ad,usb,lcd,uart

    s3c2410勤研的開發板的測試程序.可以測試通用的s3c2410芯片的各個功能,包括ad,usb,lcd,uart

    標簽: s3c2410 uart lcd usb

    上傳時間: 2013-11-26

    上傳用戶:cooran

  • 這篇文章主要介紹ARM JTAG調試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹

    這篇文章主要介紹ARM JTAG調試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹,在此基礎上,結合ARM7TDMI詳細介紹了的JTAG調試原理。 這篇文章主要是總結了前段時間的一些心得體會,希望對想了解ARM JTAG調試的網友們有所幫助。我個人對ARM JTAG的理解還不是很透徹,在文章中,難免會有偏失和不準確的地方,希望精通JTAG調試原理的大俠們不要拍磚,有什么問題提出來,我一定盡力糾正。同時也歡迎對ARM JTAG調試感興趣的朋友們一起交流學習。

    標簽: BOUNDARY-SCAN ARCHITECTURE ACCESS JTAG

    上傳時間: 2016-06-22

    上傳用戶:kikye

  • 異步串行通信Uart接口設計

    異步串行通信Uart接口設計,Verilog HDL程序,嵌入式必備哦

    標簽: Uart 異步串行通信 接口設計

    上傳時間: 2016-06-23

    上傳用戶:qb1993225

  • uart 的波特率發生器設計

    uart 的波特率發生器設計,以40MHz主頻率要產生9600Hz波特率

    標簽: uart 波特率 發生器

    上傳時間: 2013-12-23

    上傳用戶:thuyenvinh

  • UART發送TX控制電路設計

    UART發送TX控制電路設計,以波特率產生器的EnableTX將數據DATAO以LOAD信號將其送入發送緩沖器Tbuff,并令寄存器內容已載有數據而非空出的標志tmpTBufE=0。當同步波特率信號來臨時監視是否處于tmpTBufE=0(內有數據)以及tmpTRegE=1(沒有數據)。即處于尚未啟動發送態則將Tbuff緩沖寄存器 送入傳輸寄存器Treg內并令tmpTRegE=0(內又送入數據),但因Tbuff已轉送入緩沖寄存器TregE內,為空故令tmpTBufE=1,此tmpTBufE代表緩沖寄存器Tbuff是否為空可再予以送入新的要發送的數據。假如tmpTRegE=0(內有數據)則便要開始進行數據串行傳輸,傳出數據為8位,連同啟動信號“0”共需9位的發送計數,以BitCnt作計數。當BitCnt=0計數器便開始遞加計數字節,同時令起始信號為0,送入TxD輸出端輸出。而計數器為1-8時都將TReg的最低位Treg(0)輸出到TxD端,并令Treg[]作算術右移運算,依次將Treg[]的D7-D0通過D0移到TxD端輸出,直到第9位時停止移位,并將停止位TxD=0發送而結束一個8位數據的發送。

    標簽: UART 發送 控制 電路設計

    上傳時間: 2016-06-23

    上傳用戶:kristycreasy

  • stc12 AD UART demo代碼

    stc12 AD UART demo代碼

    標簽: UART demo stc 12

    上傳時間: 2016-06-24

    上傳用戶:pinksun9

  • 這個是UART的控制器

    這個是UART的控制器,已經跑通過,分4個模塊,波特率生成、發送、接收和fifo,可供初學者參考

    標簽: UART 控制器

    上傳時間: 2016-06-25

    上傳用戶:s363994250

  • verilog設計的UART事例

    verilog設計的UART事例,適合于初學者

    標簽: verilog UART

    上傳時間: 2016-06-26

    上傳用戶:aeiouetla

主站蜘蛛池模板: 蕲春县| 两当县| 邯郸县| 新竹市| 铁岭市| 屏山县| 紫阳县| 安新县| 思南县| 沙雅县| 当涂县| 阳高县| 江油市| 织金县| 南溪县| 乌兰察布市| 福清市| 潮州市| 如皋市| 宜丰县| 铜山县| 东莞市| 亚东县| 宿松县| 贵阳市| 岳普湖县| 涡阳县| 江城| 固镇县| 唐海县| 蕲春县| 汕尾市| 屏边| 岑巩县| 辽宁省| 唐河县| 永寿县| 新兴县| 宁乡县| 绥中县| 夹江县|