Allegro_SPB_16-3速成教材
標(biāo)簽： Allegro_SPB 16 教材
上傳時(shí)間： 2013-06-28
上傳用戶：1417818867
Allegro.16.3.官方教程
標(biāo)簽： Allegro 16 教程
上傳用戶：魚魚魚yu
CCS3.3簡(jiǎn)易教程
標(biāo)簽： CCS 3.3 教程
上傳時(shí)間： 2013-07-08
上傳用戶：athjac
之前的內(nèi)容有點(diǎn)問題，2013.6.26重新修改了一下，軟件1.74GB，另有破解程序，licence，教程包，4.9MB 下面破解步驟，參考一下： Cadence SPB 16.3的破解， 安裝步驟： 1.關(guān)閉殺毒軟件啊 2.運(yùn)動(dòng)setup.exe然后點(diǎn)擊“License Manager”，安裝過程中詢問license file時(shí)，選擇取消。結(jié)束安裝。 3.拷貝 cdslmd.exe到\"C:\\Cadence\\LicenseManager\\\"（安裝目錄）,替代原文件。 4.復(fù)制license163.lic到安裝目錄 5.打開license163.lic，編輯第1行，將this_host修改為電腦名稱（電腦名稱不能為中文及注意英文大小寫） 6.運(yùn)行LicenseServerConfiguration.exe 7.選取license163.lic 8.端口填寫5280(此步一般不需要做） 9.編輯window主計(jì)算機(jī)名，檢查hostname是否正確。可使用LMTOOLS查看(此步一般不需要做） 10.安裝Cadence SPB/orCAD 選取默認(rèn)值 11.拷貝orcad_163.exe到C:\\Cadence\\安裝目錄， 12.運(yùn)行orcad_163.exe破解補(bǔ)丁 13.OK
標(biāo)簽： Cadence Allegro 16.3 SPB
上傳時(shí)間： 2013-07-23
上傳用戶：
FPGA應(yīng)用如sd卡控制，led控制，vga音頻控制
標(biāo)簽： FPGA 控制
上傳時(shí)間： 2013-08-07
上傳用戶：1037540470
基于FPGA的MMC卡實(shí)現(xiàn)，內(nèi)部包含了C++仿真調(diào)試代碼以及FPGA的實(shí)現(xiàn)代碼，建立工程后可以之間編譯調(diào)試
標(biāo)簽： FPGA MMC
上傳時(shí)間： 2013-08-20
上傳用戶：swz13842860183
一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標(biāo)簽： VHDL CAN 硬件 程序
上傳用戶：jiiszha
基于QUARTUSII軟件 實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE ATERA FPGA
上傳用戶：it男一枚
cpld max7128s控制3路AD7472采樣，希望對(duì)大家有幫助。
標(biāo)簽： 7128s cpld 7128 7472
上傳時(shí)間： 2013-08-22
上傳用戶：hn891122
一種基于CPLD和PC I總線的視頻采集卡的設(shè)計(jì)方案
標(biāo)簽： CPLD 總線 卡的設(shè)計(jì) 視頻采集
上傳時(shí)間： 2013-08-24
上傳用戶：123啊
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
