allegro16.3教程1
標(biāo)簽： allegro 16.3 教程
上傳時(shí)間： 2013-11-11
上傳用戶：yzhl1988
AllegroSPB16-3速成教材
標(biāo)簽： AllegroSPB 16 教材
上傳時(shí)間： 2013-11-09
上傳用戶：yinglimeng
FPGA直接讀取SD卡扇區(qū)數(shù)據(jù) FPGA代碼
標(biāo)簽： FPGA 讀取 SD卡 數(shù)據(jù)
上傳時(shí)間： 2013-11-16
上傳用戶：zzzzzz
我在網(wǎng)上找關(guān)于PADS9.3的視頻教程感覺不怎么好找，從同事那里弄到了PDF的版本，上傳上來給大家參考參考！
標(biāo)簽： PADS 9.3 使用教程
上傳時(shí)間： 2013-10-30
上傳用戶：sxdtlqqjl
國(guó)標(biāo)(推薦性標(biāo)準(zhǔn)) GBT+4588.3-2002_印制板的設(shè)計(jì)和使用 剛性印制板設(shè)計(jì)的通用要求和使用規(guī)范
標(biāo)簽： 4588.3 2002 GBT 印制板
上傳時(shí)間： 2015-01-01
上傳用戶：wangjg
飛思卡爾的PCB布局布線應(yīng)用筆記，很值得學(xué)習(xí)的
標(biāo)簽： PCB 飛思卡爾 布局布線 應(yīng)用筆記
上傳時(shí)間： 2013-10-21
上傳用戶：aa7821634
Cadence.OrCad.v16.3-安裝破解，特別適合win7的32位系統(tǒng)用戶
標(biāo)簽： Cadence OrCad 16.3 破解
上傳時(shí)間： 2013-11-04
上傳用戶：zhoujunzhen
Cadence16.3安裝及破解向?qū)?與低版本同裝不沖突
標(biāo)簽： Cadence 16.3 破解
上傳時(shí)間： 2013-11-18
上傳用戶：fandeshun
請(qǐng)注意軟件勿用于商業(yè)用途，否則后果自負(fù)！請(qǐng)不要做拿手黨，好用大家享！頂起吧！解壓不成功時(shí)請(qǐng)把你們解壓軟件升級(jí)到最新版本！ 附件也有本人學(xué)習(xí)PADS9.3、CadenceAllegro16.5、orcad軟件以及教程一塊上傳，下載時(shí)最好不要用第三方軟件，直接保存就可以了。 PADS9.3安裝說明（兼容win7、xp）： 1.參考“PADS9.3圖文安裝方法(WIN7_XP)”完成軟件安裝。 2.參考“PADS9.3”完成破解！破解需要dos環(huán)境下完成，具體操作步驟教程有。 3.安裝目錄和源文件都不能是中文目錄 CadenceAllegro16.5（兼容win7、xp）兩個(gè)文件下載完成才能解壓，： 1.參考“真正的cadence_16.5_破解方法”按照操作步驟即可。 2.安裝目錄和源文件都不能是中文目錄 注意！！！ 如果破解不成功有可能破解文件壞掉了，請(qǐng)把“Cadence_Allegro16.5crack-修正破解方法”文件解壓，用里面破解文件重新破解一遍！
標(biāo)簽： CadenceAllegro PADS 16.5 win7
上傳用戶：fdmpy
手把手教你學(xué)CPLD/FPGA與單片機(jī)聯(lián)合設(shè)計(jì)（前3章） 作者：周興華；出版社： 北京航空航天大學(xué)出版社 內(nèi)容簡(jiǎn)介：本書以實(shí)踐（實(shí)驗(yàn)）為主線，以生動(dòng)短小的實(shí)例為靈魂，穿插介紹了Verilog HDL語(yǔ)言的語(yǔ)法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設(shè)計(jì)開發(fā)編程。理論與實(shí)踐緊密結(jié)合，由淺入深、循序漸進(jìn)地引導(dǎo)讀者進(jìn)行學(xué)習(xí)、實(shí)驗(yàn)，這樣讀者學(xué)得進(jìn)、記得牢，不會(huì)產(chǎn)生畏難情緒，無形之中就掌握了 CPLD／FPGA的聯(lián)合設(shè)計(jì)。
標(biāo)簽： CPLD FPGA 手把手 單片機(jī)
上傳時(shí)間： 2013-10-31
上傳用戶：zczc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
