亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

usb-to-UART

  • 旺玖USB轉(zhuǎn)串口控制芯片PL-2313資料

    旺玖USB轉(zhuǎn)串口控制芯片PL-2313資料

    標(biāo)簽: 2313 USB PL 轉(zhuǎn)串口

    上傳時(shí)間: 2014-01-25

    上傳用戶:zhuimenghuadie

  • USB系統(tǒng)體系

    USB系統(tǒng)體系

    標(biāo)簽: USB

    上傳時(shí)間: 2013-11-05

    上傳用戶:ynzfm

  • USB芯片資料及開發(fā)工具

    USB芯片資料及開發(fā)工具

    標(biāo)簽: USB 芯片資料 開發(fā)工具

    上傳時(shí)間: 2013-11-11

    上傳用戶:jdm439922924

  • DSP的USB接口電路原理圖

    DSP 的USB口原理藍(lán)圖

    標(biāo)簽: DSP USB 接口電路 原理圖

    上傳時(shí)間: 2014-01-05

    上傳用戶:葉立炫95

  • CCS3.3及XDS510 USB 仿真器驅(qū)動(dòng)安裝說明書

    CCS3.3及XDS510 USB 仿真器驅(qū)動(dòng)安裝說明書

    標(biāo)簽: CCS 3.3 510 XDS

    上傳時(shí)間: 2013-10-08

    上傳用戶:腳趾頭

  • 透過USB設(shè)定FPGA

    本文探討如何透過USB來設(shè)定各種采用FPGA的系統(tǒng)與實(shí)現(xiàn)現(xiàn)場升級(jí)的彈性。這種方法還可用來取代熱門的JTAG組態(tài)介面,讓用戶不再需要用到機(jī)板上分立的JTAG連結(jié)器,就能降低成本并減少占用電路板的空間。

    標(biāo)簽: FPGA USB 設(shè)定

    上傳時(shí)間: 2014-06-11

    上傳用戶:liu999666

  • win7版本altera usb blaster驅(qū)動(dòng)

    win7 altera usb blaster驅(qū)動(dòng)

    標(biāo)簽: blaster altera win7 usb

    上傳時(shí)間: 2014-01-22

    上傳用戶:kachleen

  • Create a 1-Wire Master with Xilinx PicoBlaze

    Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.

    標(biāo)簽: PicoBlaze Create Master Xilinx

    上傳時(shí)間: 2013-11-05

    上傳用戶:a6697238

  • FPGA/CPLD與USB技術(shù)的無損圖像采集卡

    介紹了外置式USB無損圖像采集卡的設(shè)計(jì)和實(shí)現(xiàn)方案,它用于特殊場合的圖像處理及其相關(guān)領(lǐng)域。針對(duì)圖像傳輸?shù)奶攸c(diǎn),結(jié)合FPCA/CPLD和USB技術(shù),給出了硬件實(shí)現(xiàn)框圖,同時(shí)給出了PPGA/CPLD內(nèi)部時(shí)序控制圖和USB程序流程圖,結(jié)合框圖和部分程序源代碼,具體講述了課題中遇到的難點(diǎn)和相應(yīng)的解決方案。

    標(biāo)簽: FPGA CPLD USB 圖像采集卡

    上傳時(shí)間: 2014-12-28

    上傳用戶:q123321

  • UART 4 UART參考設(shè)計(jì),Xilinx提供VHDL代碼

    UART 4 UART參考設(shè)計(jì),Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders:  \vhdl_source  -- Source VHDL files:      uart.vhd  - top level file      txmit.vhd - transmit portion of uart      rcvr.vhd -  - receive portion of uart \vhdl_testfixture  -- VHDL Testbench files. This files only include the testbench behavior, they         do not instantiate the DUT. This can easily be done in a top-level VHDL          file or a schematic. This folder contains the following files:      txmit_tb.vhd  -- Test bench for txmit.vhd.      rcvr_tf.vhd  -- Test bench for rcvr.vhd.

    標(biāo)簽: UART Xilinx VHDL 參考設(shè)計(jì)

    上傳時(shí)間: 2013-11-07

    上傳用戶:jasson5678

主站蜘蛛池模板: 沙雅县| 山阳县| 乌兰察布市| 吉木萨尔县| 北碚区| 盘锦市| 北辰区| 井研县| 平舆县| 昌乐县| 郸城县| 四平市| 东光县| 江口县| 长武县| 防城港市| 石棉县| 兰西县| 双江| 河东区| 电白县| 大姚县| 保德县| 辽宁省| 安徽省| 鹿邑县| 玉环县| 乳源| 石景山区| 合江县| 黄石市| 潼南县| 阳朔县| 双城市| 临安市| 紫金县| 杂多县| 苍南县| 郸城县| 宁德市| 安岳县|