<dl id="y0gyg"></dl>
pli_handbook_examples_pc verilog hdl 與C的接口的典型例子
標簽： pli_handbook_examples_pc verilog hdl 接口
上傳時間： 2014-01-17
上傳用戶：change0329
ABEL 語言參考書 詳細介紹了ABEL的語法 是HDL硬件設(shè)計的初級語言. 對HDL硬件設(shè)計人員仍然有用.
標簽： ABEL HDL 語言 硬件設(shè)計
上傳時間： 2014-01-23
上傳用戶：as275944189
使用Ｖeriolog hdl 編寫手機屏測試程序．
標簽： eriolog hdl 編寫 手機
上傳時間： 2015-07-08
上傳用戶：tfyt
本CD-ROM包括《Verilog-HDL實踐與應用系統(tǒng)設(shè)計》一書中的全部例子，這些例子全部通過了驗證。第七章以后的設(shè)計實例，不僅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說明。
標簽： Verilog-HDL CD-ROM 實踐 應用系統(tǒng)
上傳時間： 2014-01-19
上傳用戶：lixinxiang
verilog ADPLL file with testbench.v
標簽： testbench verilog ADPLL file
上傳時間： 2015-07-09
上傳用戶：cx111111
Verilog HDL的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
標簽： Verilog HDL PLI 程序接口
上傳時間： 2013-12-09
上傳用戶：kr770906
第一章 數(shù)字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數(shù)據(jù)流動控制邏輯
標簽： Verilog HDL 數(shù)字信號處理 基本概念
上傳時間： 2014-01-27
上傳用戶：sclyutian
是一本好書,verilog HDL,a guide to digital design and synthesis
標簽： synthesis verilog digital design
上傳時間： 2015-07-14
上傳用戶：熊少鋒
VERILOG HDL 實際工控項目源碼 開發(fā)工具 altera quartus2
標簽： quartus2 VERILOG altera HDL
上傳時間： 2013-12-29
上傳用戶：banyou
硬件描述語言,verilog HDL,實現(xiàn)了解碼器的設(shè)計
標簽： verilog HDL 硬件描述語言 解碼器
上傳時間： 2013-12-22
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<dl id="8ay6m"></dl>
