FPGA-based_oscilloscope,vHDl寫的實現(xiàn) 示波器的程序，及完整的工程描述文檔
標(biāo)簽： FPGA-based_oscilloscope vHDl 示波器 程序
上傳時間： 2013-08-31
上傳用戶：xingisme
本壓縮文件包含：使用vHDl來實現(xiàn)對LED的靜態(tài)顯示，實現(xiàn)對LED的動態(tài)顯示。
標(biāo)簽： vHDl LED 靜態(tài)顯示
上傳用戶：shaoyun666
CPLD與8051的總線接口的vHDl設(shè)計源碼,包括原理圖,vHDl語言的源程序,仿真波形,設(shè)計的詳細(xì)說明
標(biāo)簽： CPLD 8051 vHDl 總線接口
上傳時間： 2013-09-01
上傳用戶：bpgfl
這是我用vHDl語言，在fpga內(nèi)部做了一個雙口ram的程序。我的郵箱：wleechina@163.com
標(biāo)簽： vHDl 語言
上傳時間： 2013-09-02
上傳用戶：jhksyghr
基于FPGA的直接數(shù)字合成器的設(shè)計與分析的代碼程序,代碼格式為vHDl
標(biāo)簽： FPGA vHDl 代碼 直接數(shù)字合成器
上傳用戶：ifree2016
一個很好的vHDl實現(xiàn)的功能模塊程序,希望你可以用的上!
標(biāo)簽： vHDl 模塊 程序
上傳用戶：gxy670166755
vHDl語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計者有很好的指導(dǎo)作用\r\n
標(biāo)簽： vHDl FIR 語言 編寫
上傳時間： 2013-09-03
上傳用戶：kaje
關(guān)于FPGA的一些常識及含IP核的vHDl設(shè)計源代碼。
標(biāo)簽： FPGA vHDl 常識 IP核
上傳用戶：tsfh
利用vHDl語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能
標(biāo)簽： vHDl crc 語言 編寫
上傳用戶：王慶才
vHDl寫的LMS算法程序。利用本地正弦信號，根據(jù)LMS算法對輸入信號進(jìn)行跟蹤。用以產(chǎn)生和輸入信號同頻同相的本地信號。
標(biāo)簽： vHDl LMS 算法 程序
上傳用戶：chenlong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
