一本介紹matlab程序與其他應(yīng)用程序接口的書籍，其中包括matlab與VC和vb程序的交互方法，內(nèi)容詳實(shí)。
標(biāo)簽： matlab 程序 應(yīng)用程序 書籍
上傳時(shí)間： 2013-12-12
上傳用戶：wuyuying
SW+VB二次開(kāi)發(fā)的一個(gè)簡(jiǎn)單實(shí)例，簡(jiǎn)單說(shuō)明了用vb程序自動(dòng)繪制三維模型。
標(biāo)簽： SW VB 二次開(kāi)發(fā)
上傳時(shí)間： 2014-01-26
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
VB大全（精華版）源代碼，包含了大量常用的方法和技巧，vb程序員必備的參考資料
標(biāo)簽： 源代碼
上傳時(shí)間： 2013-12-18
上傳用戶：fanboynet
本課題就是從研究永磁電機(jī)的設(shè)計(jì)著手，最大程度的改進(jìn)電動(dòng)機(jī)本體的性能，設(shè)計(jì)出符合伺服驅(qū)動(dòng)要求的永磁同步電動(dòng)機(jī)，然后針對(duì)設(shè)計(jì)出來(lái)的具體電機(jī)開(kāi)發(fā)相應(yīng)的驅(qū)動(dòng)控制電路以及相關(guān)的控制軟件，使電動(dòng)機(jī)、驅(qū)動(dòng)控制電路和控制軟件三者相互配合，從整體上提高整個(gè)伺服控制系統(tǒng)的性能。 論文首先介紹永磁電機(jī)的發(fā)展前景和基本結(jié)構(gòu)；接著具體論述如何使用Visual Basic 6.0和ANSYS有限元分析軟件進(jìn)行永磁同步電動(dòng)機(jī)設(shè)計(jì)，為電機(jī)設(shè)計(jì)引入一種較新的方法，使電機(jī)許多性能參數(shù)得到進(jìn)一步較為精確的量化，設(shè)計(jì)者可據(jù)此對(duì)電機(jī)性能進(jìn)行更可靠的評(píng)估，從而為電機(jī)性能結(jié)構(gòu)的改進(jìn)提供了基礎(chǔ)、指明了方向；然后，論文著重研究如何使用DSP實(shí)現(xiàn)對(duì)永磁同步電動(dòng)機(jī)的伺服控制，控制部分從電機(jī)矢量控制理論入手，引入一套全新的電機(jī)轉(zhuǎn)子初始位置確定理論和算法，還涉及到正弦波脈寬調(diào)制和電壓空間矢量調(diào)制理論，系統(tǒng)的速度位置環(huán)采用滑模變結(jié)構(gòu)控制方法，這些在論文中都做了詳細(xì)地論述，從軟件和硬件兩個(gè)角度分別具體闡述了整個(gè)伺服控制系統(tǒng)的實(shí)現(xiàn)過(guò)程。最后整個(gè)控制系統(tǒng)實(shí)現(xiàn)與PC機(jī)上的vb程序進(jìn)行串行通訊，使用者可通過(guò)PC機(jī)提供的控制界面程序方便的監(jiān)控伺服系統(tǒng)的運(yùn)行狀況，同時(shí)文中還實(shí)現(xiàn)了對(duì)整個(gè)控制系統(tǒng)的Matlab建模及其仿真。
標(biāo)簽： DSP 永磁同步電動(dòng)機(jī) 伺服控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：qiuqing
數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿足目前對(duì)軟件無(wú)線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過(guò)程控制上，通過(guò)vb程序編寫了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù)
上傳時(shí)間： 2013-07-09
上傳用戶：sdfsdfs
數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿足目前對(duì)軟件無(wú)線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過(guò)程控制上，通過(guò)vb程序編寫了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：lh25584
本文主要通過(guò)介紹PLC通訊的意義和三菱FX系列PLC的四種通訊方式，并重點(diǎn)介紹FX系列PLC與計(jì)算機(jī)無(wú)協(xié)議通訊，主要從無(wú)協(xié)議通訊的硬件、配線、數(shù)據(jù)寄存器設(shè)置、PLC與計(jì)算機(jī)無(wú)協(xié)議通訊的指令用法、PLC程序編寫和計(jì)算機(jī)vb程序的編寫來(lái)說(shuō)明無(wú)協(xié)議通訊的過(guò)程和一般方法。 My dissertation introduces the significance of PLC communications and the four means of communication of Mitsubishi FX’s PLC, And highlights the no protocol communications of FX series PLC and computer, no protocol communications hardware, wiring, Register data set, and the usage of command about no protocol communications, How to write PLC program and computer VB program to illustrate the process of no protocol communications and general method.
標(biāo)簽： PLC 三菱FX系列 計(jì)算機(jī) 協(xié)議
上傳時(shí)間： 2014-11-29
上傳用戶：Jerry_Chow
主要是一些文件操作的技巧，例如文本編輯器的制作，簡(jiǎn)易的文件管理器，磁盤中查找文件等的基本vb程序 ，廣大的VB愛(ài)好者可以參考一下我的程序
標(biāo)簽： 文件操作
上傳時(shí)間： 2013-12-01
上傳用戶：Avoid98
由淺入深介紹，如何在FLASH中調(diào)用vb程序和 ，如休將FLASH中的參數(shù)傳給vb程序。內(nèi)含教程文檔兩篇VB源碼2個(gè)， flash源碼
標(biāo)簽：
上傳時(shí)間： 2013-12-18
上傳用戶：
數(shù)值排序，冒泡排序等排序方式，是一個(gè)簡(jiǎn)潔的vb程序。運(yùn)算速度快
上傳時(shí)間： 2014-01-21
上傳用戶：stampede
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
