embedded system 檔案格式轉(zhuǎn)換工具源代碼
標(biāo)簽： embedded system
上傳時(shí)間： 2014-07-01
上傳用戶：lili123
基于verilog HDL的一個(gè)USB 1.1的IP 核，內(nèi)有詳細(xì)文檔說明。
標(biāo)簽： verilog HDL 1.1 USB
上傳時(shí)間： 2013-12-20
上傳用戶：731140412
基于Verilog HDL 的一個(gè)CAN總線IP核。
標(biāo)簽： Verilog HDL CAN IP核
上傳時(shí)間： 2013-12-08
上傳用戶：yy541071797
Verilog HDL權(quán)威教程，建模實(shí)例及語法參考和其他論題
標(biāo)簽： Verilog HDL 教程
上傳時(shí)間： 2017-04-05
上傳用戶：王者A
璁茶Вsdram鐨勬搷浣滐紝闄勬湁verilog hdl浠ｇ爜
標(biāo)簽： verilog sdram hdl
上傳時(shí)間： 2017-04-08
上傳用戶：gonuiln
verilog HDL語言，線性CCD1501D驅(qū)動(dòng)程序，基于FPGA，其他線性傳感器可參照修改。
標(biāo)簽： verilog HDL 語言
上傳用戶：royzhangsz
I have upload verilog HDL e-books which can really usefull for new user of verilog
標(biāo)簽： verilog e-books usefull upload
上傳時(shí)間： 2017-04-15
上傳用戶：comua
通用串口收發(fā)器的移位寄存器 是verilog hDl編寫
標(biāo)簽： verilog hDl 串口 收發(fā)器
上傳時(shí)間： 2017-04-18
上傳用戶：cooran
數(shù)字電子鐘的Verilog HDL語言描述。
標(biāo)簽： Verilog HDL 數(shù)字電子鐘 語言
上傳時(shí)間： 2014-01-12
上傳用戶：shawvi
EDA開發(fā)教程,初學(xué)者的寶典!主要講述了verilog HDL編程方法,非常適合初學(xué)Verilog者.
標(biāo)簽： verilog Verilog EDA HDL
上傳時(shí)間： 2013-12-19
上傳用戶：pinksun9
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
