Design Testbenches in Verilog HDL language.
標(biāo)簽： Testbenches language Verilog Design
上傳時(shí)間： 2017-05-04
上傳用戶：zhaiye
Design FSM using Verilog HDL.
標(biāo)簽： Verilog Design using FSM
上傳用戶：lili123
NXPLPC2138 平臺(tái)下使用UC/0S-II 操作系統(tǒng). 在IAR工工程環(huán)境下的源代碼.帶有一此驅(qū)動(dòng)程序,LCD驅(qū)動(dòng),還有原開(kāi)發(fā)板的BSP包.
標(biāo)簽： NXPLPC 2138 S-II IAR
上傳時(shí)間： 2014-01-06
上傳用戶：wpwpwlxwlx
uc/os-ii 2.52的源代碼中文註釋版本.PDF格式,最後還介紹了在BC4.5編譯環(huán)境下成功編譯了UC/OS-II系統(tǒng),是學(xué)習(xí)UC/OS-II一份不錯(cuò)的參考資料.
標(biāo)簽： OS-II os-ii 2.52 UC
上傳時(shí)間： 2017-05-05
上傳用戶：GavinNeko
簡(jiǎn)單的代碼,隻是為了下載別的東西，那個(gè)代碼隻是我無(wú)聊之作！
標(biāo)簽：
上傳時(shí)間： 2013-12-22
上傳用戶：zhyiroy
4位數(shù)字頻率計(jì)的verilog HDL設(shè)計(jì)，精度比較準(zhǔn)的
標(biāo)簽： verilog HDL 數(shù)字頻率計(jì)
上傳用戶：shus521
最新主流石器時(shí)代源代碼,包含諸多目前流行功能代碼.
上傳時(shí)間： 2017-05-16
上傳用戶：zq70996813
用verilog HDL寫(xiě)的VGA驅(qū)動(dòng)，在FPGA上實(shí)測(cè)可用（實(shí)際上是別人的勞動(dòng)成果，呵呵）。
標(biāo)簽： verilog HDL VGA 驅(qū)動(dòng)
上傳時(shí)間： 2014-01-15
上傳用戶：1966640071
Verilog HDL 的快速入門(mén)，是網(wǎng)頁(yè)格式。非常實(shí)用，包括語(yǔ)法、運(yùn)算符等方面。
標(biāo)簽： Verilog HDL 快速入門(mén)
上傳時(shí)間： 2017-05-22
上傳用戶：ls530720646
基于Verilog HDL的SPI代碼，可在FPGA上實(shí)現(xiàn)SPI接口，請(qǐng)大家參考
標(biāo)簽： Verilog HDL SPI 代碼
上傳時(shí)間： 2017-05-24
上傳用戶：www240697738
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
