一区二区三区伦理,欧美1区二区,国产日韩av高清

verilog HDL

用verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)

用verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)，包括主程序設(shè)計(jì)和測(cè)試程序設(shè)計(jì)

標(biāo)簽： Controller verilog Master HDL

上傳時(shí)間： 2014-01-04

上傳用戶：tonyshao
What is Verilog? ➥ verilog HDL is a Hardware Description Language (HDL) ➥ verilog HDL

What is Verilog? ➥ verilog HDL is a Hardware Description Language (HDL) ➥ verilog HDL allows describe designs at a high level of abstraction as well as the lower implementation levels ➥ Primary use of HDLs is the simulation of designs ➥ Verilog is a discrete event time simulator What is VeriWell? ➥ VeriWell is a comprehensive implementation of verilog HDL

標(biāo)簽： Verilog HDL 10149 Description

上傳時(shí)間： 2017-02-18

上傳用戶：
此模塊用于"PS/2接口的鼠標(biāo)或鍵盤(pán)"與"具有外部讀寫(xiě)的8位并口單片機(jī)"雙向通信模塊. verilog HDL語(yǔ)言編寫(xiě),在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7

此模塊用于"PS/2接口的鼠標(biāo)或鍵盤(pán)"與"具有外部讀寫(xiě)的8位并口單片機(jī)"雙向通信模塊. verilog HDL語(yǔ)言編寫(xiě),在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過(guò). 文件中有詳細(xì)的注解. 此模塊具有對(duì)于PS/2時(shí)鐘和數(shù)據(jù)線的濾波功能,這樣減少外部干擾，保證通信的可靠性！

標(biāo)簽： Verilog Quartus EPM7 8.1

上傳時(shí)間： 2017-02-20

上傳用戶：集美慧
用verilog HDL 實(shí)現(xiàn)時(shí)鐘(時(shí)和分)

用verilog HDL 實(shí)現(xiàn)時(shí)鐘(時(shí)和分)

標(biāo)簽： Verilog HDL 實(shí)現(xiàn)時(shí)鐘分

上傳時(shí)間： 2013-12-26

上傳用戶：Amygdala
verilog HDL 在QUARTUS II下的編譯和仿真順序

verilog HDL 在QUARTUS II下的編譯和仿真順序

標(biāo)簽： Verilog QUARTUS HDL 編譯

上傳時(shí)間： 2014-01-14

上傳用戶：aix008
verilog HDL的程式

verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來(lái)接收與傳送SPI，並且寫(xiě)了一個(gè)傳輸信號(hào)測(cè)試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過(guò)MAX+PULS II軟體進(jìn)行模擬，而最外層的程式是test_createspi.v！

標(biāo)簽： Verilog HDL 程式

上傳時(shí)間： 2017-03-06

上傳用戶：onewq
basic verilog HDL programming code

basic verilog HDL programming code

標(biāo)簽： programming verilog basic code

上傳時(shí)間： 2013-12-12

上傳用戶：xz85592677
這是一個(gè)verilog HDL 語(yǔ)言的例子

這是一個(gè)verilog HDL 語(yǔ)言的例子，在CPLD器件EPM240上實(shí)現(xiàn)了 RS232協(xié)議、按鍵處理、LED數(shù)碼管顯示和每秒加1數(shù)碼顯示。使用quartus ii 7.0 以上打開(kāi).

標(biāo)簽： verilog HDL 語(yǔ)言

上傳時(shí)間： 2017-03-06

上傳用戶：lizhen9880
verilog HDL語(yǔ)言練習(xí)與講解里面有很多實(shí)用的源代碼

verilog HDL語(yǔ)言練習(xí)與講解里面有很多實(shí)用的源代碼

標(biāo)簽： Verilog HDL 語(yǔ)言源代碼

上傳時(shí)間： 2014-01-26

上傳用戶：yph853211
Color space converter in verilog HDL

Color space converter in verilog HDL

標(biāo)簽： converter Verilog Color space

上傳時(shí)間： 2013-12-22

上傳用戶：Late_Li

主站蜘蛛池模板：福安市| 黄梅县| 宜昌市| 时尚| 永泰县| 泾源县| 信宜市| 虎林市| 济南市| 平塘县| 翼城县| 兴国县| 宜春市| 农安县| 伊金霍洛旗| 游戏| 山丹县| 濉溪县| 曲靖市| 随州市| 通辽市| 惠安县| 五常市| 张掖市| 治县。| 阿坝县| 社旗县| 腾冲县| 鹤岗市| 鄢陵县| 札达县| 井陉县| 交口县| 宣武区| 仁布县| 镇坪县| 闽侯县| 治多县| 自治县| 云安县| 花莲市|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

verilog HDL

用verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)

What is Verilog? ➥ verilog HDL is a Hardware Description Language (HDL) ➥ verilog HDL

此模塊用于"PS/2接口的鼠標(biāo)或鍵盤(pán)"與"具有外部讀寫(xiě)的8位并口單片機(jī)"雙向通信模塊. verilog HDL語(yǔ)言編寫(xiě),在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7

用verilog HDL 實(shí)現(xiàn)時(shí)鐘(時(shí)和分)

verilog HDL 在QUARTUS II下的編譯和仿真順序

verilog HDL的程式

basic verilog HDL programming code

這是一個(gè)verilog HDL 語(yǔ)言的例子

verilog HDL語(yǔ)言練習(xí)與講解里面有很多實(shí)用的源代碼

Color space converter in verilog HDL