相 關 資 源

• 用Verilog HDL 實現時鐘(時和分)免費下載

  資源簡介：用Verilog HDL 實現時鐘(時和分)

  標簽： Verilog HDL 實現時鐘 分

  上傳時間： 2013-12-26

  上傳用戶：Amygdala

• 用Verilog HDL實現的任意 頻率分頻器源代碼免費下載

  資源簡介：用Verilog HDL實現的任意 頻率分頻器源代碼，是一個通用的程序

  標簽： Verilog HDL 頻率 分頻器

  上傳時間： 2014-01-07

  上傳用戶：alan-ee

• 數字時鐘顯示模塊,用Verilog HDL 實現免費下載

  資源簡介：數字時鐘顯示模塊,用Verilog HDL 實現

  標簽： Verilog HDL 數字時鐘 顯示模塊

  上傳時間： 2016-03-03

  上傳用戶：yiwen213

• 用Verilog HDL實現的曼徹斯特編碼器和解碼器。免費下載

  資源簡介：用Verilog HDL實現的曼徹斯特編碼器和解碼器。

  標簽： Verilog HDL 曼徹斯特 編碼器

  上傳時間： 2013-12-23

  上傳用戶：lifangyuan12

• 用Verilog HDL實現I2C Master Controller 的設計免費下載

  資源簡介：用Verilog HDL實現I2C Master Controller 的設計，包括主程序設計和測試程序設計

  標簽： Controller Verilog Master HDL

  上傳時間： 2014-01-04

  上傳用戶：tonyshao

• 用Verilog HDL實現曼徹斯特編碼的源碼免費下載

  資源簡介：用Verilog HDL實現曼徹斯特編碼的源碼

  標簽： Verilog HDL 曼徹斯特編碼 源碼

  上傳時間： 2013-12-29

  上傳用戶：lhc9102

• 用Verilog HDL實現I2C總線功能免費下載

  資源簡介：用Verilog HDL實現I2C總線功能，對I2C總線有很大幫助

  標簽： Verilog HDL I2C 總線

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 用Verilog HDL實現I2C總線功能免費下載

  資源簡介：用Verilog HDL實現I2C總線功能，對I2C總線有很大幫助

  標簽： Verilog HDL I2C 總線

  上傳時間： 2013-12-31

  上傳用戶：zhouchang199

• 用Verilog HDL實現的1553B航空電子總線接口。免費下載

  資源簡介：用Verilog HDL實現的1553B航空電子總線接口。

  標簽： Verilog 1553B HDL 航空電子

  上傳時間： 2016-05-19

  上傳用戶：許小華

• 用Verilog HDL實現的VGA顯示彩條信號免費下載

  資源簡介：用Verilog HDL實現的VGA顯示彩條信號，其中包括VGA時序、豎彩條、橫彩條、棋盤格

  標簽： Verilog HDL VGA 信號

  上傳時間： 2016-06-29

  上傳用戶：yangbo69

• 用Verilog HDL實現了83編碼器.免費下載

  資源簡介：用Verilog HDL實現了83編碼器.

  標簽： Verilog HDL 編碼器

  上傳時間： 2016-07-15

  上傳用戶：731140412

• 這是一篇介紹用Verilog語言實現viterbi譯碼和rake接收機的文章免費下載

  資源簡介：這是一篇介紹用Verilog語言實現viterbi譯碼和rake接收機的文章，實用性很強的，在這里也感謝這篇文章的作著

  標簽： Verilog viterbi rake 語言

  上傳時間： 2016-09-19

  上傳用戶：yuchunhai1990

• 用Verilog HDL實現狀態機的設計免費下載

  資源簡介：用Verilog HDL實現狀態機的設計

  標簽： Verilog HDL 狀態

  上傳時間： 2014-01-22

  上傳用戶：netwolf

• Verilog HDL實現I2C功能免費下載

  資源簡介：用Verilog HDL實現I2C總線功能

  標簽： Verilog HDL I2C

  上傳時間： 2013-11-07

  上傳用戶：源弋弋

• Verilog HDL實現I2C功能免費下載

  資源簡介：用Verilog HDL實現I2C總線功能

  標簽： Verilog HDL I2C

  上傳時間： 2013-11-05

  上傳用戶：sssl

• 用VHDL語言實現一個能顯示時、分、秒的時鐘：可分別進行時和分的手動校正；12小時、24小時計時制可選免費下載

  資源簡介：用VHDL語言實現一個能顯示時、分、秒的時鐘：可分別進行時和分的手動校正；12小時、24小時計時制可選，12小時制時有上下午指示；當計時到預定時間（此時間可手動設置）時，揚聲器發出鬧鈴信號，鬧鈴時間為10秒，可提前終止鬧鈴。

  標簽： VHDL 分 語言 時鐘

  上傳時間： 2014-01-05

  上傳用戶：hn891122

• 本文件提供了用Verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.免費下載

  資源簡介：本文件提供了用Verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.

  標簽： Verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 這是關于2分頻的vHDL實現和Verilog HDL實現免費下載

  資源簡介：這是關于2分頻的vHDL實現和Verilog HDL實現，都已經仿真驗證了其正確性，大家可以對比參考。

  標簽： Verilog vHDL HDL 分頻

  上傳時間： 2014-10-27

  上傳用戶：lwwhust

• 用VHADL和Verilog HDL實現帶進位的8位加減法器。免費下載

  資源簡介：用VHADL和Verilog HDL實現帶進位的8位加減法器。

  標簽： Verilog VHADL HDL 8位

  上傳時間： 2016-07-12

  上傳用戶：bruce

• 用Verilog HDL 寫的時鐘程序免費下載

  資源簡介：用Verilog HDL 寫的時鐘程序，在DE2上實現了。

  標簽： Verilog HDL 時鐘程序

  上傳時間： 2017-07-11

  上傳用戶：tyler

• 減1計數器 一、設計要求 用Verilog HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能免費下載

  資源簡介：減1計數器 一、設計要求 用Verilog HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能，可以進行自增和自減計數，其計數周期為2^N（N為二進制位數）。 二、設計原理 輸入/輸出說明： d：異步置數數據輸入； q：當前計數器數據輸出； clock：時鐘脈沖...

  標簽： Verilog 計數器 HDL 減

  上傳時間： 2015-03-28

  上傳用戶：zycidjl

• 用cpld實現曼徹斯特編碼 用Verilog HDL進行曼徹斯特編碼免費下載

  資源簡介：用cpld實現曼徹斯特編碼 用Verilog HDL進行曼徹斯特編碼，用于通信中

  標簽： Verilog cpld HDL 曼徹斯特編碼

  上傳時間： 2015-05-02

  上傳用戶：chenbhdt

• Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。免費下載

  資源簡介：Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2015-07-18

  上傳用戶：yulg

• 用Verilog HDL硬件描述語言實現多人搶答器功能免費下載

  資源簡介：用Verilog HDL硬件描述語言實現多人搶答器功能，有計時，計分，報警等功能。

  標簽： Verilog HDL 硬件描述語言 搶答器

  上傳時間： 2015-11-25

  上傳用戶：1427796291

• 用Verilog HDL寫的數字時鐘,已經在開發板上驗證過的,絕對原創,使用數碼管進行顯示!免費下載

  資源簡介：用Verilog HDL寫的數字時鐘,已經在開發板上驗證過的,絕對原創,使用數碼管進行顯示!

  標簽： Verilog HDL 數字時鐘 開發板

  上傳時間： 2013-12-03

  上傳用戶：lnnn30

• actel A3P250 fpga用Verilog HDL語言實現串口功能的源代碼免費下載

  資源簡介：actel A3P250 fpga用Verilog HDL語言實現串口功能的源代碼

  標簽： Verilog A3P250 actel fpga

  上傳時間： 2013-12-23

  上傳用戶：aa17807091

• 是幾個用Verilog HDL語言編寫的源代碼（里面包括實現濾波器等）免費下載

  資源簡介：是幾個用Verilog HDL語言編寫的源代碼（里面包括實現濾波器等），對想學習這個語言的朋友很有幫助！

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2016-05-22

  上傳用戶：ouyangtongze

• 用FPGA Verilog HDL實現千兆以太網MAC。免費下載

  資源簡介：用FPGA Verilog HDL實現千兆以太網MAC。

  標簽： Verilog FPGA HDL MAC

  上傳時間： 2014-01-12

  上傳用戶：yuanyuan123

• 這是我用Verilog HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用Verilog HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： Verilog booth HDL 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 16階FIR濾波器--本設計用Verilog HDL語言串行DA算法實現16階有限頻率響應濾波器！免費下載

  資源簡介：16階FIR濾波器--本設計用Verilog HDL語言串行DA算法實現16階有限頻率響應濾波器！

  標簽： Verilog FIR HDL 濾波器

  上傳時間： 2016-11-26

  上傳用戶：moshushi0009