openaccess與verilog互相轉化時所用的源代碼，在安裝了openaccess的windows和linux上都可以使用。
標簽： openaccess verilog 轉化 源代碼
上傳時間： 2015-04-23
上傳用戶：maizezhen
用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能
標簽： Verilog DHL 語言 編寫
上傳時間： 2013-12-15
上傳用戶：維子哥哥
pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.
標簽： source code the verilog
上傳時間： 2014-01-22
上傳用戶：曹云鵬
Lattice公司的A Verilog HDL Test Bench Primer應用手冊
標簽： Lattice Verilog Primer Bench
上傳時間： 2015-04-25
上傳用戶：宋桃子
八位的偽隨機數產生的verilog文件linear-feedback-shift-register
標簽： linear-feedback-shift-register verilog 偽隨機
上傳用戶：fandeshun
硬件uart源程序verilog HDL，即相關文檔
標簽： verilog uart HDL 硬件
上傳用戶：pompey
verilog語言建模資料，從網上整理的，
標簽： verilog 語言建模
上傳時間： 2014-01-05
上傳用戶：zhuimenghuadie
Verilog HDL 程序 雙路脈沖發生器的代碼 包含了鍵盤控制，LED顯示，脈沖發生，脈沖頻率測量模塊 是我自己寫得，希望能對你有幫助，有問題可以mail：shaojunwu1@163.com
標簽： Verilog HDL 程序 代碼
上傳時間： 2015-04-26
上傳用戶：wpt
一些很實用的verilog源程序，是初學者的好棒手，希望能給需要的人一點幫助，請支持一下。
標簽： verilog 源程序
上傳時間： 2014-01-25
上傳用戶：lepoke
uart d的verilog 程序，可以實現普通串口功能
標簽： verilog uart 程序
上傳時間： 2013-12-29
上傳用戶：lhc9102
蟲蟲下載站版權所有 京ICP備2021023401號-1
