fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現
fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現...
verilog-RISC技術資料
?? 資源總數：3283
?? 源代碼：22620
探索Verilog-RISC技術，掌握高效處理器設計精髓。本頁面匯集3283個精選資源，涵蓋從基礎到高級的RISC架構實現技巧，利用Verilog語言構建簡潔、快速且低功耗的CPU核心。無論是嵌入式系統開發還是學術研究，這里都是您不可或缺的學習寶庫。立即加入，與全球電子工程師共同探討最新技術趨勢，下載實用代碼示例，加速您的項目進展。
?? verilog-RISC熱門資料
查看全部3283個資源 ?Verilog實現的DDS正弦信號發生器和測頻測相模塊
Verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。...
verilog HDL 編寫的PWM
verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10...
dds設計，生成多種波形，Verilog語言
dds設計，花了一個星期做的,verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯。...
用Verilog實現基于FPGA的通用分頻器
用Verilog實現基于FPGA的通用分頻器...
?? verilog-RISC源代碼
查看更多 ??? verilog-RISC資料分類