相 關(guān) 資 源

• verilog HDL 編寫的PWM免費(fèi)下載

  資源簡介：verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10

  標(biāo)簽： verilog HDL PWM 編寫

  上傳時間： 2013-08-30

  上傳用戶：aa54

• verilog HDL 編寫的PWM免費(fèi)下載

  資源簡介：verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10

  標(biāo)簽： verilog HDL PWM 編寫

  上傳時間： 2015-09-05

  上傳用戶：gdgzhym

• 這是一個verilog HDL編寫的RISC cpu的程序免費(fèi)下載

  資源簡介：這是一個verilog HDL編寫的RISC cpu的程序，該程序共10個子程序，實現(xiàn)了簡單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計方法。該程序通過了modelsim仿真驗證。

  標(biāo)簽： verilog RISC HDL cpu

  上傳時間： 2015-03-26

  上傳用戶：qiao8960

• verilog HDL編寫的CPU模型免費(fèi)下載

  資源簡介：verilog HDL編寫的CPU模型，很經(jīng)典，比較通用

  標(biāo)簽： verilog HDL CPU 編寫

  上傳時間： 2013-12-24

  上傳用戶：龍飛艇

• verilog HDL編寫的總線功能模型免費(fèi)下載

  資源簡介：verilog HDL編寫的總線功能模型，十分有用，需要的下載

  標(biāo)簽： verilog HDL 編寫 總線

  上傳時間： 2013-12-20

  上傳用戶：ls530720646

• verilog HDL編寫的串并轉(zhuǎn)換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。免費(fèi)下載

  資源簡介：verilog HDL編寫的串并轉(zhuǎn)換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。

  標(biāo)簽： verilog Modsim iout HDL

  上傳時間： 2014-01-15

  上傳用戶：lanwei

• verilog HDL編寫的出租車計費(fèi)系統(tǒng)免費(fèi)下載

  資源簡介：verilog HDL編寫的出租車計費(fèi)系統(tǒng)

  標(biāo)簽： verilog HDL 編寫 出租車計費(fèi)系統(tǒng)

  上傳時間： 2015-11-20

  上傳用戶：nanshan

• 用verilog HDL編寫的一些例程免費(fèi)下載

  資源簡介：用verilog HDL編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了

  標(biāo)簽： verilog HDL 編寫

  上傳時間： 2013-12-20

  上傳用戶：fhzm5658

• verilog HDL編寫的四位數(shù)碼管動態(tài)顯示程序,外圍電路用CPLD來實現(xiàn)免費(fèi)下載

  資源簡介：verilog HDL編寫的四位數(shù)碼管動態(tài)顯示程序,外圍電路用CPLD來實現(xiàn)

  標(biāo)簽： verilog CPLD HDL 編寫

  上傳時間： 2016-06-12

  上傳用戶：米卡

• 用verilog HDL編寫的0832源程序免費(fèi)下載

  資源簡介：用verilog HDL編寫的0832源程序，實現(xiàn)對0832實現(xiàn)D/A轉(zhuǎn)換。也可方便地轉(zhuǎn)換為vHDL源程序。

  標(biāo)簽： verilog 0832 HDL 編寫

  上傳時間： 2013-11-25

  上傳用戶：qiao8960

• verilog HDL 編寫的CY7C68013 SLAVE FIFO接口程序免費(fèi)下載

  資源簡介：verilog HDL 編寫的CY7C68013 SLAVE FIFO接口程序，實際測試可用。可以直接跟上位機(jī)連接，傳輸數(shù)據(jù)。

  標(biāo)簽： verilog C68013 68013 SLAVE

  上傳時間： 2016-10-13

  上傳用戶：ljmwh2000

• 用verilog HDL編寫的VGA顯示驅(qū)動程序免費(fèi)下載

  資源簡介：用verilog HDL編寫的VGA顯示驅(qū)動程序

  標(biāo)簽： verilog HDL VGA 編寫

  上傳時間： 2013-12-09

  上傳用戶：banyou

• verilog HDL編寫的4條指令CPU免費(fèi)下載

  資源簡介：verilog HDL編寫的4條指令CPU

  標(biāo)簽： verilog HDL CPU 編寫

  上傳時間： 2014-01-27

  上傳用戶：Ants

• 利用verilog HDL編寫的浮點加法器運(yùn)算單元免費(fèi)下載

  資源簡介：利用verilog HDL編寫的浮點加法器運(yùn)算單元，單精度。

  標(biāo)簽： verilog HDL 編寫 浮點

  上傳時間： 2013-11-29

  上傳用戶：王慶才

• 用verilog HDL編寫的基于fpga的動態(tài)數(shù)碼管顯示程序。免費(fèi)下載

  資源簡介：用verilog HDL編寫的基于fpga的動態(tài)數(shù)碼管顯示程序。

  標(biāo)簽： verilog fpga HDL 編寫

  上傳時間： 2017-07-09

  上傳用戶：13681659100

• 用verilog HDL編寫的秒表設(shè)計免費(fèi)下載

  資源簡介：用verilog HDL編寫的秒表設(shè)計，可以實現(xiàn)百分之一秒，十分之一秒，秒，十秒等功能。

  標(biāo)簽： verilog HDL 編寫 秒表設(shè)計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• 用verilog HDL編寫的并串轉(zhuǎn)換模塊免費(fèi)下載

  資源簡介：用verilog HDL編寫的并串轉(zhuǎn)換模塊，在ISE軟件仿真過，也可綜合

  標(biāo)簽： verilog HDL 編寫 轉(zhuǎn)換模塊

  上傳時間： 2014-10-10

  上傳用戶：han_zh

• 用verilog語言編寫的FPGA控制PWM的程序免費(fèi)下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• 鍵盤鼠標(biāo)的原代碼,用FPGA實現(xiàn),使用verilog HDL編寫,已經(jīng)使用FPGA驗正過了,完全可以用免費(fèi)下載

  資源簡介：鍵盤鼠標(biāo)的原代碼,用FPGA實現(xiàn),使用verilog HDL編寫,已經(jīng)使用FPGA驗正過了,完全可以用

  標(biāo)簽： FPGA verilog HDL 鍵盤

  上傳時間： 2013-12-12

  上傳用戶：athjac

• 實現(xiàn)簡單的UART功能,在QUARTUS4.0下編譯通過,采用verilog HDL編寫.免費(fèi)下載

  資源簡介：實現(xiàn)簡單的UART功能,在QUARTUS4.0下編譯通過,采用verilog HDL編寫.

  標(biāo)簽： QUARTUS verilog UART 4.0

  上傳時間： 2013-12-18

  上傳用戶：hfmm633

• LCD的驅(qū)動程序　用verilog HDL 編寫　可以用于FPGA上　經(jīng)過測試　可以使用免費(fèi)下載

  資源簡介：LCD的驅(qū)動程序　用verilog HDL 編寫　可以用于FPGA上　經(jīng)過測試　可以使用

  標(biāo)簽： verilog FPGA LCD HDL

  上傳時間： 2013-11-29

  上傳用戶：頂?shù)弥?/p>

• 用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!免費(fèi)下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時間： 2014-12-08

  上傳用戶：ouyangtongze

• vHDL語言 和verilog HDL語言的測試程序編寫免費(fèi)下載

  資源簡介：vHDL語言 和verilog HDL語言的測試程序編寫

  標(biāo)簽： verilog vHDL HDL 語言

  上傳時間： 2014-01-21

  上傳用戶：270189020

• 通用串口收發(fā)器的移位寄存器 是verilog HDL編寫免費(fèi)下載

  資源簡介：通用串口收發(fā)器的移位寄存器 是verilog HDL編寫

  標(biāo)簽： verilog HDL 串口 收發(fā)器

  上傳時間： 2017-04-18

  上傳用戶：cooran

• 基于verilog HDL語言的FPGA源程序免費(fèi)下載

  資源簡介：本原碼是基于verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

  標(biāo)簽： verilog FPGA HDL 語言

  上傳時間： 2013-09-01

  上傳用戶：1417818867

• verilog HDL入門的教材免費(fèi)下載

  資源簡介：本書是介紹verilog HDL入門的教材，希望對各位朋友有用

  標(biāo)簽： verilog HDL 教材

  上傳時間： 2014-01-07

  上傳用戶：xiaozhiqban

• verilog HDL入門的教材免費(fèi)下載

  資源簡介：本書是介紹verilog HDL入門的教材，希望對各位朋友有用

  標(biāo)簽： verilog HDL 教材

  上傳時間： 2015-01-01

  上傳用戶：gtzj

• 用verilog HDL寫的操作SRAM的源碼免費(fèi)下載

  資源簡介：用verilog HDL寫的操作SRAM的源碼

  標(biāo)簽： verilog SRAM HDL 操作

  上傳時間： 2015-02-07

  上傳用戶：sy_jiadeyi

• 我用過的verilog HDL寫的SDRAM core源程序,經(jīng)過測試應(yīng)用免費(fèi)下載

  資源簡介：我用過的verilog HDL寫的SDRAM core源程序,經(jīng)過測試應(yīng)用

  標(biāo)簽： verilog SDRAM core HDL

  上傳時間： 2015-03-31

  上傳用戶：15071087253

• 是一個用vHDL語言編寫的PWM程序免費(fèi)下載

  資源簡介：是一個用vHDL語言編寫的PWM程序，可以方便地用來和nios連接，實現(xiàn)對nios的功能擴(kuò)展。

  標(biāo)簽： vHDL PWM 語言 編寫

  上傳時間： 2015-04-04

  上傳用戶：xiaohuanhuan