資料->【E】光盤(pán)論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part089.rar
標(biāo)簽： IEEE 1960 2005 JSSC
上傳時(shí)間： 2013-04-24
上傳用戶：superhand
資料->【E】光盤(pán)論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part036.rar
上傳用戶：gaojiao1999
本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
標(biāo)簽： Verilog HDL 入門(mén)教程
上傳時(shí)間： 2013-05-16
上傳用戶：mosliu
資料->【E】光盤(pán)論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part008.rar
上傳時(shí)間： 2013-07-27
上傳用戶：chenjjer
資料->【E】光盤(pán)論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part020.rar
上傳時(shí)間： 2013-06-10
上傳用戶：fyerd
資料->【E】光盤(pán)論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part012.rar
上傳時(shí)間： 2013-07-08
上傳用戶：宋桃子
資料->【E】光盤(pán)論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part018.rar
上傳時(shí)間： 2013-05-22
上傳用戶：四只眼
Verilog基本電路設(shè)計(jì)指導(dǎo)書(shū)，可以作為學(xué)習(xí)verilog的入門(mén)書(shū)籍
標(biāo)簽： Verilog 基本電路 設(shè)計(jì)指導(dǎo)
上傳用戶：20160811
華為的verilog編碼規(guī)范，寫(xiě)得很不錯(cuò)！我就是用這個(gè)規(guī)范，需要的下載看看吧，免積分咯！~
標(biāo)簽： verilog 華為 編碼規(guī)范
上傳用戶：chongcongying
可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
標(biāo)簽： verilog fpga vhdl pld
上傳時(shí)間： 2013-08-06
上傳用戶：李彥東
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
